



**24-Bit Delta Sigma A/D Flash 单片机
内置稳压器, LCD 驱动器 & OPA×2**

BH67F2752

版本 : V1.10 日期 : 2019-11-28

www.holtek.com

目录

| | |
|------------------------------|----|
| 特性 | 7 |
| CPU 特性 | 7 |
| 周边特性 | 7 |
| 概述 | 8 |
| 方框图 | 8 |
| 引脚图 | 9 |
| 引脚描述 | 10 |
| 极限参数 | 12 |
| 直流电气特性 | 12 |
| 工作电压特性 | 12 |
| 工作电流特性 | 13 |
| 待机电流特性 | 13 |
| 交流电气特性 | 14 |
| 内部高速振荡器 – HIRC – 频率精确度 | 14 |
| 内部低速振荡器电气特性 – LIRC | 14 |
| 工作频率电气特性曲线图 | 14 |
| 系统上电时间电气特性 | 15 |
| 输入 / 输出口电气特性 | 16 |
| 存储器电气特性 | 17 |
| LVD/LVR 电气特性 | 17 |
| 模拟前端电路电气特性 | 18 |
| 24-bit A/D 转换器电气特性 | 18 |
| LCD 电气特性 | 21 |
| 上电复位特性 | 21 |
| 系统结构 | 22 |
| 时序和流水线结构 | 22 |
| 程序计数器 | 23 |
| 堆栈 | 23 |
| 算术逻辑单元 – ALU | 24 |
| Flash 程序存储器 | 25 |
| 结构 | 25 |
| 特殊向量 | 25 |
| 查表 | 25 |
| 查表范例 | 26 |
| 在线烧录 – ICP | 27 |
| 片上调试 – OCDS | 27 |
| 数据存储器 | 28 |
| 结构 | 28 |
| 数据存储器寻址 | 29 |

| | |
|---|-----------|
| 通用数据存储器 | 29 |
| 特殊功能数据存储器 | 29 |
| 特殊功能寄存器 | 31 |
| 间接寻址寄存器 – IAR0, IAR1, IAR2 | 31 |
| 存储器指针 – MP0, MP1L, MP1H, MP2L, MP2H | 31 |
| 累加器 – ACC | 32 |
| 程序计数器低字节寄存器 – PCL | 33 |
| 表格寄存器 – TBLP, TBHP, TBLH | 33 |
| 状态寄存器 – STATUS | 33 |
| EEPROM 数据存储器 | 35 |
| EEPROM 数据存储器结构 | 35 |
| EEPROM 寄存器 | 35 |
| 从 EEPROM 中读取数据 | 36 |
| 写数据到 EEPROM | 36 |
| 写保护 | 37 |
| EEPROM 中断 | 37 |
| 编程注意事项 | 37 |
| 振荡器 | 38 |
| 振荡器概述 | 38 |
| 系统时钟配置 | 38 |
| 内部 RC 振荡器 – HIRC | 39 |
| 内部 32kHz 振荡器 – LIRC | 39 |
| 工作模式和系统时钟 | 39 |
| 系统时钟 | 39 |
| 系统工作模式 | 40 |
| 控制寄存器 | 41 |
| 工作模式转换 | 42 |
| 待机电流注意事项 | 45 |
| 唤醒 | 46 |
| 看门狗定时器 | 46 |
| 看门狗定时器时钟源 | 46 |
| 看门狗定时器控制寄存器 | 46 |
| 看门狗定时器操作 | 47 |
| 复位和初始化 | 48 |
| 复位功能 | 48 |
| 复位初始状态 | 51 |
| 输入 / 输出端口 | 54 |
| 上拉电阻 | 55 |
| PA 口唤醒 | 55 |
| 输入 / 输出端口控制寄存器 | 55 |
| 输入 / 输出端口源电流控制 | 56 |
| 引脚共用功能 | 57 |
| 输入 / 输出引脚结构 | 60 |
| 编程注意事项 | 60 |

| | |
|----------------------------|-----------|
| 定时器模块 – TM | 61 |
| 简介 | 61 |
| TM 操作 | 61 |
| TM 时钟源 | 61 |
| TM 中断 | 61 |
| TM 外部引脚 | 61 |
| 编程注意事项 | 62 |
| 简易型 TM – CTM | 63 |
| 简易型 TM 操作 | 63 |
| 简易型 TM 寄存器介绍 | 63 |
| 简易型 TM 工作模式 | 67 |
| A/D 转换器 – ADC | 73 |
| A/D 转换器简介 | 73 |
| 内部电源供电 | 73 |
| A/D 数据传输率的定义 | 75 |
| A/D 转换寄存器介绍 | 75 |
| A/D 操作 | 81 |
| A/D 转换步骤 | 82 |
| 编程注意事项 | 83 |
| A/D 转换功能 | 83 |
| A/D 转换数据 | 84 |
| A/D 转换数据转为电压值 | 84 |
| A/D 转换应用范例 | 85 |
| 温度传感器 | 86 |
| UART 接口 | 86 |
| UART 外部引脚..... | 86 |
| UART 数据传输方案..... | 87 |
| UART 状态和控制寄存器..... | 87 |
| 波特率发生器 | 91 |
| UART 模块的设置与控制..... | 92 |
| UART 发送器..... | 93 |
| UART 接收器..... | 94 |
| 接收错误处理 | 95 |
| UART 模块中断结构..... | 96 |
| UART 模块暂停和唤醒..... | 97 |
| 串行外设接口 – SPI | 98 |
| SPI 接口操作 | 98 |
| SPI 寄存器 | 99 |
| SPI 通信 | 101 |
| SPI 总线使能 / 除能 | 103 |
| SPI 操作 | 103 |
| 错误侦测 | 105 |

| | |
|--------------------------|------------|
| LCD 驱动 | 105 |
| LCD 显示数据存储 | 105 |
| LCD 时钟源 | 106 |
| LCD 寄存器 | 106 |
| LCD 电压源和偏压 | 107 |
| LCD 充电泵 | 108 |
| LCD 复位状态 | 109 |
| LCD 驱动输出 | 109 |
| 编程注意事项 | 114 |
| 中断 | 115 |
| 中断寄存器 | 115 |
| 中断操作 | 119 |
| 外部中断 | 120 |
| LVD 中断 | 120 |
| EEPROM 中断 | 121 |
| A/D 转换器中断 | 121 |
| 多功能中断 | 121 |
| UART 中断 | 121 |
| SPI 中断 | 121 |
| 时基中断 | 122 |
| TM 中断 | 123 |
| 中断唤醒功能 | 124 |
| 编程注意事项 | 124 |
| 低电压检测 – LVD | 125 |
| LVD 寄存器 | 125 |
| LVD 操作 | 126 |
| 应用电路 | 127 |
| 指令集 | 128 |
| 简介 | 128 |
| 指令周期 | 128 |
| 数据的传送 | 128 |
| 算术运算 | 128 |
| 逻辑和移位运算 | 128 |
| 分支和控制转换 | 129 |
| 位运算 | 129 |
| 查表运算 | 129 |
| 其它运算 | 129 |
| 指令集概要 | 130 |
| 惯例 | 130 |
| 扩展指令集 | 133 |
| 指令定义 | 135 |
| 扩展指令定义 | 147 |

| | |
|----------------------------------|-----|
| 封装信息 | 157 |
| 48-pin LQFP (7mm×7mm) 外形尺寸 | 158 |
| 64-pin LQFP (7mm×7mm) 外形尺寸 | 159 |

特性

CPU 特性

- 工作电压：
 - ◆ $f_{SYS}=8\text{MHz}$: 2.2V~5.5V
- $V_{DD}=5\text{V}$, 系统时钟为 8MHz 时, 指令周期为 0.5 μs
- 振荡器：
 - ◆ 内部高速 8MHz RC 振荡器 – HIRC
 - ◆ 内部低速 32kHz RC 振荡器 – LIRC
- 完全集成内部振荡器, 无需外接元器件
- 多种工作模式: 快速、低速、空闲和休眠
- 所有指令都可在 1~3 个指令周期内完成
- 查表指令
- 115 条功能强大的指令系统
- 6 层堆栈
- 位操作指令

周边特性

- Flash 程序存储器: 8K×16
- RAM 数据存储器: 384×8
- True EEPROM 存储器: 128×8
- 看门狗定时器功能
- 多达 17 个双向 I/O 口
- 具有 4 组差分输入或 8 个单端通道的 24-bit 分辨精度 Delta Sigma A/D 转换器
- LCD 驱动功能
 - ◆ SEG×COM: 32×4 或 30×6
 - ◆ 占空比类型: 1/4 或 1/6 占空比
 - ◆ 偏压电平: 1/3 偏压
 - ◆ 偏压类型: R 型
 - ◆ 波形: A 型或 B 型
- 两个引脚与外部中断口共用
- 定时器模块用于时间测量、比较匹配输出及 PWM 输出功能
- 全双工通用异步接收与发射接口 – UART
- 单个串行外设接口 – SPI
- 双时基功能, 可提供固定时间的中断信号
- 低电压复位功能 – LVR
- 低电压检测功能 – LVD
- 封装类型: 48/64-pin LQFP

概述


BH67F2752 是一款 8 位具有高性能精简指令集且内置一个多通道 24-bit Delta Sigma A/D 转换器的 A/D Flash 单片机，专门为需直接连接至模拟信号且要求低噪声，高精度 A/D 转换器的应用而设计。该单片机具有一系列功能和特性，其 Flash 存储器可多次编程的特性给客户提供了较大的方便。除了 Flash 程序存储器，还包括 RAM 数据存储器 and 用于存储序列数据、校准数据等非易失性数据的 True EEPROM 存储器。

在模拟特性方面，该单片机包含一个多通道 24-bit Delta Sigma A/D 转换器和运算放大器功能。其具有使用灵活的定时器模块，可提供定时功能、脉冲产生功能及 PWM 产生功能。内建完整的 SPI 和 UART 接口功能，为设计者提供了易与外部硬件通信的接口。内部看门狗定时器、低电压复位和低电压检测等内部保护特性，外加优秀的抗干扰和 ESD 保护性能，确保单片机在恶劣的电磁干扰环境下可靠地运行。


该单片机提供了内部低速和高速振荡器功能选项，且内建完整的系统振荡器，无需外接元器件。其可在不同工作模式之间动态切换的能力，为用户提供了一个优化单片机操作和减少功耗的手段。

包含 I/O 使用灵活、时基功能和其它特性确保了该单片机可以广泛应用于各种产品中，例如电子测量仪器、环境监控、手持式测量工具、电子控制工具、马达驱动等多方面。

方框图



引脚图



- 注: 1. 若共用引脚同时有多种输出, 所需引脚共用功能由相应的软件控制位决定。
 2. OCSDA 和 OCDSCK 是 OCDS 专用引脚, 仅存在于 BH67F2752 中。BH67V2752 是 BH67F2752 的 OCDS EV 芯片。
 3. 在较小封装中可能含有未引出的引脚, 需合理设置其状态以避免输入浮空造成额外耗电, 详见“待机电流注意事项”和“输入/输出端口”章节。

引脚描述

每个引脚的功能如下表所述，而引脚配置的详细内容见规格书其它章节。注意，对于存在不止一种封装的单片机，该表格反映的是较大封装类型的情况。

| 引脚名称 | 功能 | OPT | I/T | O/T | 描述 |
|-------------------------|--------|------------------------|-----|------|---------------------------|
| PA0/ICPDA/ OCSDA | PA0 | PAWU PAPU | ST | CMOS | 通用 I/O 口。通过寄存器使能上拉电阻和唤醒功能 |
| | ICPDA | — | ST | CMOS | ICP 数据 / 地址引脚 |
| | OCSDA | — | ST | CMOS | OCDS 数据 / 地址引脚，仅用于 EV 芯片 |
| PA1/INT0/AN6 | PA1 | PAWU PAPU PAS0 | ST | CMOS | 通用 I/O 口。通过寄存器使能上拉电阻和唤醒功能 |
| | INT0 | PAS0 INTEG INTC0 | ST | — | 外部中断 0 |
| | AN6 | PAS0 | AN | — | A/D 转换器外部模拟信号输入 |
| PA2/ICPCK/ OCDSCK | PA2 | PAWU PAPU | ST | CMOS | 通用 I/O 口。通过寄存器使能上拉电阻和唤醒功能 |
| | ICPCK | — | ST | — | ICP 时钟引脚 |
| | OCDSCK | — | ST | CMOS | OCDS 时钟引脚，仅用于 EV 芯片 |
| PA3/CTP1/AN7 | PA3 | PAWU PAPU PAS0 | ST | CMOS | 通用 I/O 口。通过寄存器使能上拉电阻和唤醒功能 |
| | CTP1 | PAS0 | — | CMOS | CTM1 输出 |
| | AN7 | PAS0 | AN | — | A/D 转换器外部模拟信号输入 |
| PA4/SPISCK | PA4 | PAWU PAPU PAS1 | ST | CMOS | 通用 I/O 口。通过寄存器使能上拉电阻和唤醒功能 |
| | SPISCK | PAS1 | ST | — | SPI 串行时钟 |
| PA5/CTP1B/ SPISCS | PA5 | PAWU PAPU PAS1 | ST | CMOS | 通用 I/O 口。通过寄存器使能上拉电阻和唤醒功能 |
| | CTP1B | PAS1 | — | CMOS | CTM1 反相输出 |
| | SPISCS | PAS1 | ST | CMOS | SPI 从机选择引脚 |
| PA6/SPISDO/TX | PA6 | PAWU PAPU PAS1 | ST | CMOS | 通用 I/O 口。通过寄存器使能上拉电阻和唤醒功能 |
| | SPISDO | PAS1 | — | CMOS | SPI 串行数据输出 |
| | TX | PAS1 | — | CMOS | UART 串行数据输出 |
| PA7/CTP0B/ SPISDI/RX | PA7 | PAWU PAPU PAS1 | ST | CMOS | 通用 I/O 口。通过寄存器使能上拉电阻和唤醒功能 |
| | CTP0B | PAS1 | — | CMOS | CTM0 反相输出 |
| | SPISDI | PAS1 IFS | ST | — | SPI 串行数据输入 |
| | RX | PAS1 IFS | ST | — | UART 串行数据输入 |

| 引脚名称 | 功能 | OPT | I/T | O/T | 描述 |
|------------------------|---------|------------------------|-----|------|-------------------------|
| PB0~PB1 | PB0~PB1 | — | ST | CMOS | 通用 I/O 口。通过寄存器使能上拉电阻 |
| PB2/INT1/LVDIN | PB2 | PBPU PBS0 | ST | CMOS | 通用 I/O 口。通过寄存器使能上拉电阻 |
| | INT1 | PBS0 INTEG INTC0 | ST | — | 外部中断 1 |
| | LVDIN | PBS0 | AN | — | LVD 输入 |
| PB3/OPIP | PB3 | PBPU PBS0 | ST | CMOS | 通用 I/O 口。通过寄存器使能上拉电阻 |
| | OPIP | PBS0 | AN | — | OPA_VCM 正端输入 |
| PB4/CTCK0/ OPIN/AN4 | PB4 | PBPU PBS1 | ST | CMOS | 通用 I/O 口。通过寄存器使能上拉电阻 |
| | CTCK0 | PBS1 | ST | — | CTM0 时钟输入 |
| | OPIN | PBS1 | AN | — | OPA_VCM 负端输入 |
| | AN4 | PBS1 | AN | — | A/D 转换器外部模拟信号输入 |
| PB5/SPISDI/RX/ AN5 | PB5 | PBPU PBS1 | ST | CMOS | 通用 I/O 口。通过寄存器使能上拉电阻 |
| | SPISDI | PBS1 IFS | ST | — | SPI 串行数据输入 |
| | RX | PBS1 IFS | ST | — | UART 串行数据输入 |
| | AN5 | PBS1 | AN | — | A/D 转换器外部模拟信号输入 |
| PB6/SPISDO/TX | PB6 | PBPU PBS1 | ST | CMOS | 通用 I/O 口。通过寄存器使能上拉电阻 |
| | SPISDO | PBS1 | — | CMOS | SPI 串行数据输出 |
| | TX | PBS1 | — | CMOS | UART 串行数据输出 |
| PB7/CTCK1 | PB7 | PBPU | ST | CMOS | 通用 I/O 口。通过寄存器使能上拉电阻 |
| | CTCK1 | — | ST | — | CTM1 时钟输入 |
| PC0/CTP0 | PC0 | PCPU PCS0 | ST | CMOS | 通用 I/O 口。通过寄存器使能上拉电阻 |
| | CTP0 | PCS0 | — | CMOS | CTM0 输出 |
| VOREG/VREFP | VOREG | — | — | AN | LDO 输出引脚 |
| | | — | AN | — | ADC, PGA 正电源供电 |
| | VREFP | — | AN | — | ADC 外部正参考输入 |
| AN0~AN3 | ANn | — | AN | — | A/D 转换器外部模拟信号输入 |
| VCM | VCM | — | — | AN | ADC 共模电压输出 / OPA_VCM 输出 |
| LNOPO | LNOPO | — | — | AN | 低噪声 OPA 输出 |
| VDD/VIN | VDD | — | PWR | — | 正电源供电 |
| | VIN | — | PWR | — | LDO 输入引脚 |
| VSS | VSS | — | PWR | — | 负电源供电 |
| AVSS/VREFN | AVSS | — | PWR | — | VCM, ADC, PGA 负电源供电 |
| | VREFN | — | AN | — | ADC 外部负参考输入 |
| PLCD | PLCD | — | PWR | AN | LCD 电源供电 |

| 引脚名称 | 功能 | OPT | I/T | O/T | 描述 |
|------------|-------|------|-----|-----|------------|
| SEG0~SEG29 | SEGn | — | — | AN | LCD SEG 输出 |
| SEG31/COM4 | SEG31 | COMS | — | AN | LCD SEG 输出 |
| | COM4 | COMS | — | AN | LCD COM 输出 |
| SEG30/COM5 | SEG30 | COMS | — | AN | LCD SEG 输出 |
| | COM5 | COMS | — | AN | LCD COM 输出 |
| COM0~COM3 | COMn | — | — | AN | LCD COM 输出 |

注: I/T: 输入类型

OPT: 通过配置寄存器选项来配置

CMOS: CMOS 输出

PWR: 电源

O/T: 输出类型

ST: 施密特触发输入

AN: 模拟信号

极限参数

| | |
|--------------------|----------------------------------|
| 电源供应电压 | $V_{SS}-0.3V \sim V_{SS}+6.0V$ |
| 输入电压 | $V_{SS}-0.3V \sim V_{DD}+0.3V$ |
| 储存温度 | $-50^{\circ}C \sim 125^{\circ}C$ |
| 工作温度 | $-40^{\circ}C \sim 85^{\circ}C$ |
| I_{OL} 总电流 | 80mA |
| I_{OH} 总电流 | -80mA |
| 总功耗 | 500mW |

注: 这里只强调额定功率, 超过极限参数所规定的范围将对芯片造成损害, 无法预期芯片在上述标示范围外的工作状态, 而且若长期在标示范围外的条件下工作, 可能影响芯片的可靠性。

直流电气特性

以下表格中参数测量结果可能受多个因素影响, 如振荡器类型、工作电压、工作频率、引脚负载状况、温度和程序指令等。

工作电压特性

$T_a = -40^{\circ}C \sim 85^{\circ}C$

| 符号 | 参数 | 测试条件 | 最小 | 典型 | 最大 | 单位 |
|----------|-------------|-----------------|-----|----|-----|----|
| V_{DD} | 工作电压 - HIRC | $f_{SYS}=8MHz$ | 2.2 | — | 5.5 | V |
| | 工作电压 - LIRC | $f_{SYS}=32kHz$ | 2.2 | — | 5.5 | V |

工作电流特性

Ta=-40°C~85°C

| 符号 | 工作模式 | 测试条件 | | 最小 | 典型 | 最大 | 单位 |
|-----------------|-------------|-----------------|-------------------------|----|-----|-----|----|
| | | V _{DD} | 条件 | | | | |
| I _{DD} | 低速模式 – LIRC | 2.2V | f _{sys} =32kHz | — | 8 | 16 | μA |
| | | 3V | | — | 10 | 20 | |
| | | 5V | | — | 30 | 50 | |
| | 快速模式 – HIRC | 2.2V | f _{sys} =8MHz | — | 0.6 | 1.0 | mA |
| | | 3V | | — | 0.8 | 1.2 | |
| | | 5V | | — | 1.6 | 2.4 | |

注：当使用该表格电气特性数据时，以下几点需注意：

1. 任何数字输入都设置为非浮空的状态。
2. 所有测量都在无负载且所有外围功能关闭的条件下进行。
3. 无直流电路径。
4. 所有的工作电流值都通过一个连续的 NOP 指令循环程序测得。

待机电流特性

Ta=25°C

| 符号 | 待机模式 | 测试条件 | | 最小 | 典型 | 最大 | 最大 85°C | 单位 |
|------------------|---------------|-----------------|---|----|-----|------|------------|----|
| | | V _{DD} | 条件 | | | | | |
| I _{STB} | 休眠模式 | 2.2V | WDT off | — | 0.2 | 0.6 | 0.7 | μA |
| | | 3V | | — | 0.2 | 0.8 | 1.0 | |
| | | 5V | | — | 0.5 | 1.0 | 1.2 | |
| | | 2.2V | WDT on | — | 1.2 | 2.4 | 2.9 | μA |
| | | 3V | | — | 1.5 | 3.0 | 3.6 | |
| | | 5V | | — | 3 | 5 | 6 | |
| | 空闲模式 0 – LIRC | 2.2V | f _{sub} on | — | 2.4 | 4.0 | 4.8 | μA |
| | | 3V | | — | 3 | 5 | 6 | |
| | | 5V | | — | 5 | 10 | 12 | |
| | 空闲模式 1 – HIRC | 2.2V | f _{sub} on, f _{sys} =8MHz | — | 288 | 400 | 480 | μA |
| | | 3V | | — | 420 | 600 | 720 | |
| | | 5V | | — | 800 | 1200 | 1440 | |

注：当使用该表格电气特性数据时，以下几点需注意：

1. 任何数字输入都设置为非浮空的状态。
2. 所有测量都在无负载且所有外围功能关闭的条件下进行。
3. 无直流电路径。
4. 所有待机电流数值都是在 HALT 指令执行后测得，因此 HALT 后停止执行所有指令。

交流电气特性

以下表格中参数测量结果可能受多个因素影响，如振荡器类型、工作电压、工作频率和温度等等。

内部高速振荡器 – HIRC – 频率精确度

程序烧录时，烧录器会调整 HIRC 振荡器使其工作在用户选择的 HIRC 频率和工作电压 (3V 或 5V) 条件下。

| 符号 | 参数 | 测试条件 | | 最小 | 典型 | 最大 | 单位 |
|-------------------|---------------------------|-----------------|------------|-------|----|-------|-----|
| | | V _{DD} | 温度 | | | | |
| f _{HIRC} | 通过烧录器调整后的 8MHz HIRC 频率 | 3V/5V | 25°C | -1% | 8 | +1% | MHz |
| | | | -40°C~85°C | -2% | 8 | +2% | |
| | | 2.2V~5.5V | 25°C | -2.5% | 8 | +2.5% | |
| | | | -40°C~85°C | -3% | 8 | +3% | |


注：1. 烧录器可在 3V/5V 这两个可选的固定电压下对 HIRC 频率进行调整，在此提供 V_{DD}=3V/5V 时的参数值。

2. 3V/5V 表格列下面提供的是全压条件下的参数值。对于 2.2V~3.6V 的应用电压范围，建议调整电压固定为 3V，而对于 3.3V~5.5V 的应用电压范围，建议调整电压固定为 5V。

内部低速振荡器电气特性 – LIRC

| 符号 | 参数 | 测试条件 | | 最小 | 典型 | 最大 | 单位 |
|--------------------|-----------|-----------------|------------|------|----|------|-----|
| | | V _{DD} | 温度 | | | | |
| f _{LIRC} | LIRC 频率 | 2.2V~5.5V | 25°C | -5% | 32 | +5% | kHz |
| | | | -40°C~85°C | -10% | 32 | +10% | |
| t _{START} | LIRC 启动时间 | — | -40°C~85°C | — | — | 100 | μs |

工作频率电气特性曲线图



系统上电时间电气特性

Ta=-40°C~85°C

| 符号 | 参数 | 测试条件 | | 最小 | 典型 | 最大 | 单位 |
|---------------------|---|-----------------|---|----|----|-----|-------------------|
| | | V _{DD} | 条件 | | | | |
| t _{SSST} | 系统启动时间 (从 f _{sys} off 的状态下唤醒) | — | f _{sys} =f _H ~f _H /64, f _H =f _{HIRC} | — | 16 | — | t _{HIRC} |
| | | — | f _{sys} =f _{SUB} =f _{LIRC} | — | 2 | — | t _{LIRC} |
| | 系统启动时间 (从 f _{sys} on 的状态下唤醒) | — | f _{sys} =f _H ~f _H /64, f _H =f _{HIRC} | — | 2 | — | t _H |
| | | — | f _{sys} =f _{SUB} =f _{LIRC} | — | 2 | — | t _{SUB} |
| | 系统速度切换时间 (快速模式 → 低速模式或 低速模式 → 快速模式) | — | f _{HIRC} off → on | — | 16 | — | t _{HIRC} |
| t _{RSTD} | 系统复位延迟时间 (上电复位或 LVR 硬件复位) | — | RR _{POR} =5V/ms | 42 | 48 | 54 | ms |
| | 系统复位延迟时间 (LVRC/WDTc/RSTC 软件复位) | — | — | | | | |
| | 系统复位延迟时间 (WDT 溢出复位) | — | — | 14 | 16 | 18 | ms |
| t _{SRESET} | 软件复位最小脉宽 | — | — | 45 | 90 | 120 | μs |

- 注：1. 系统启动时间里提到的 f_{sys} on/off 状态取决于工作模式类型以及所选的系统时钟振荡器。更多相关细节请参考系统工作模式章节。
2. t_{HIRC} 等符号所表示的时间单位，是对应频率值的倒数，相关频率值在前面表格有说明。例如，t_{HIRC}=1/f_{HIRC}，t_{sys}=1/f_{sys} 等等。
3. 若 LIRC 被选择作为系统时钟源且在休眠模式下 LIRC 关闭，则上面表格中对应 t_{SSST} 数值还需加上 LIRC 频率表格里提供的 LIRC 启动时间 t_{START}。
4. 系统速度切换时间实际上是指新使能的振荡器的启动时间。

输入 / 输出口电气特性

Ta=-40°C~85°C

| 符号 | 参数 | 测试条件 | | 最小 | 典型 | 最大 | 单位 |
|-------------------|----------------------------|-----------------|---|--------------------|------|--------------------|----|
| | | V _{DD} | 条件 | | | | |
| V _{IL} | I/O 口低电平输入电压 | 5V | — | 0 | — | 1.5 | V |
| | | — | | 0 | — | 0.2V _{DD} | |
| V _{IH} | I/O 口高电平输入电压 | 5V | — | 3.5 | — | 5.0 | V |
| | | — | | 0.8V _{DD} | — | V _{DD} | |
| I _{OL} | I/O 口灌电流 | 3V | V _{OL} =0.1V _{DD} | 16 | 32 | — | mA |
| | | 5V | | 32 | 65 | — | |
| I _{OH} | I/O 口源电流 | 3V | V _{OH} =0.9V _{DD} , SLEDCn[m+1, m]=00B (n=0, 1; m=0, 2, 4, 6) | -0.7 | -1.5 | — | mA |
| | | 5V | | -1.5 | -2.9 | — | |
| | | 3V | V _{OH} =0.9V _{DD} , SLEDCn[m+1, m]=01B (n=0, 1; m=0, 2, 4, 6) | -1.3 | -2.5 | — | |
| | | 5V | | -2.5 | -5.1 | — | |
| | | 3V | V _{OH} =0.9V _{DD} , SLEDCn[m+1, m]=10B (n=0, 1; m=0, 2, 4, 6) | -1.8 | -3.6 | — | |
| | | 5V | | -3.6 | -7.3 | — | |
| | | 3V | V _{OH} =0.9V _{DD} , SLEDCn[m+1, m]=11B (n=0, 1; m=0, 2, 4, 6) | -4 | -8 | — | |
| | | 5V | | -8 | -16 | — | |
| R _{PH} | I/O 口上拉电阻 (注) | 3V | — | 20 | 60 | 100 | kΩ |
| | | 5V | | 10 | 30 | 50 | |
| I _{LEAK} | 输入漏电流 | 3V | V _{IN} =V _{DD} 或 V _{IN} =V _{SS} | — | — | ±1 | μA |
| | | 5V | | — | — | ±1 | |
| t _{CK} | CTCK _n 引脚最小输入脉宽 | — | — | 0.3 | — | — | μs |
| t _{INT} | 外部中断最小输入脉宽 | — | — | 10 | — | — | μs |

注: R_{PH} 内部上拉电阻值的计算方法是: 将其接地并使能输入引脚的上拉电阻选项, 然后在特定电源电压下测量引脚电流, 在此基础上测量上拉电阻上的分压从而得到此上拉电阻值。

存储器电气特性

Ta=-40°C~85°C, 除非另有说明

| 符号 | 参数 | 测试条件 | | 最小 | 典型 | 最大 | 单位 |
|---------------------------------|--------------------------|-----------------|---------|--------------------|----|--------------------|------|
| | | V _{DD} | 条件 | | | | |
| V _{RW} | 读 / 写工作电压 | — | — | V _{DDmin} | — | V _{DDmax} | V |
| Flash 程序存储器 / EEPROM 存储器 | | | | | | | |
| t _{DEW} | 擦除 / 写周期时间 – Flash 程序存储器 | — | — | — | 2 | 3 | ms |
| | 写周期时间 – EEPROM 存储器 | — | — | — | 4 | 6 | |
| E _P | 电容耐久性 – Flash 程序存储器 | — | — | 10K | — | — | E/W |
| | 电容耐久性 – 数据 EEPROM 存储器 | — | — | 100K | — | — | E/W |
| t _{RETD} | ROM 数据保存时间 | — | Ta=25°C | — | 40 | — | Year |
| RAM 数据存储器 | | | | | | | |
| V _{DR} | RAM 数据保存电压 | — | — | 1.0 | — | — | V |

LVD/LVR 电气特性

Ta=-40°C~85°C

| 符号 | 参数 | 测试条件 | | 最小 | 典型 | 最大 | 单位 |
|-----------------------|---------------------|-----------------|-------------------------------|-----|------|-----|----|
| | | V _{DD} | 条件 | | | | |
| V _{LVR} | 低电压复位电压 | — | LVR 使能, 电压选择 2.1V | -5% | 2.1 | +5% | V |
| | | | LVR 使能, 电压选择 2.55V | | 2.55 | | |
| | | | LVR 使能, 电压选择 3.15V | | 3.15 | | |
| | | | LVR 使能, 电压选择 3.8V | | 3.8 | | |
| V _{LVD} | 低电压检测电压 | — | LVD 使能, 电压选择 1.04V | -5% | 1.04 | +5% | V |
| | | | LVD 使能, 电压选择 2.2V | | 2.2 | | |
| | | | LVD 使能, 电压选择 2.4V | | 2.4 | | |
| | | | LVD 使能, 电压选择 2.7V | | 2.7 | | |
| | | | LVD 使能, 电压选择 3.0V | | 3.0 | | |
| | | | LVD 使能, 电压选择 3.3V | | 3.3 | | |
| | | | LVD 使能, 电压选择 3.6V | | 3.6 | | |
| LVD 使能, 电压选择 4.0V | 4.0 | | | | | | |
| I _{LVRLVDBG} | 工作电流 | 3V | LVD 使能, LVR 使能, VBGEN=0 | — | — | 18 | μA |
| | | 5V | — | — | 20 | 25 | |
| | | 3V | LVD 使能, LVR 使能, VBGEN=1 | — | — | 150 | |
| | | 5V | — | — | 180 | 200 | |
| t _{LVDS} | LVDO 稳定时间 | — | LVR 使能, VBGEN=0, LVD off → on | — | — | 18 | μs |
| t _{LVR} | 产生 LVR 复位的低电压最短保持时间 | — | — | 120 | 240 | 480 | μs |
| t _{LVD} | 产生 LVD 中断的低电压最短保持时间 | — | — | 60 | 120 | 240 | μs |

模拟前端电路电气特性

24-bit A/D 转换器电气特性

V_{DD}=V_{IN}, Ta=25°C, 除非另有说明
LDO & VCM 测试条件: MCU 进入休眠模式, 其它功能除能

| 符号 | 参数 | 测试条件 | | 最小 | 典型 | 最大 | 单位 |
|------------------------|--------------------------|-----------------|--|-----|-------|-------|------------|
| | | V _{DD} | 条件 | | | | |
| V _{IN} | LDO 输入电压 | — | — | 2.6 | — | 5.5 | V |
| I _Q | LDO 静态电流 (包含 VCM 缓冲器) | — | LDOVS[1:0]=00B, V _{IN} =3.6V, 无负载 | — | 600 | 720 | μA |
| V _{OUT_LDO} | LDO 输出电压 | — | LDOVS[1:0]=00B, V _{IN} =3.6V, I _{LOAD} =0.1mA | -5% | 2.4 | +5% | V |
| | | — | LDOVS[1:0]=01B, V _{IN} =3.6V, I _{LOAD} =0.1mA | | 2.6 | | |
| | | — | LDOVS[1:0]=10B, V _{IN} =3.6V, I _{LOAD} =0.1mA | | 2.9 | | |
| | | — | LDOVS[1:0]=11B, V _{IN} =3.6V, I _{LOAD} =0.1mA | | 3.3 | | |
| ΔV _{LOAD} | LDO 负载调整率 ⁽¹⁾ | — | LDOVS[1:0]=00B, V _{IN} =V _{OUT_LDO} + 0.2V, 0mA ≤ I _{LOAD} ≤ 10mA | — | 0.105 | 0.210 | %/ mA |
| V _{DROP_LDO} | LDO 压降电压 ⁽²⁾ | — | LDOVS[1:0]=00B, V _{IN} =3.6V, I _{LOAD} =10mA, ΔV _{OUT_LDO} =2% | — | — | 220 | mV |
| | | — | LDOVS[1:0]=01B, V _{IN} =3.6V, I _{LOAD} =10mA, ΔV _{OUT_LDO} =2% | — | — | 200 | |
| | | — | LDOVS[1:0]=10B, V _{IN} =3.6V, I _{LOAD} =10mA, ΔV _{OUT_LDO} =2% | — | — | 180 | |
| | | — | LDOVS[1:0]=11B, V _{IN} =3.6V, I _{LOAD} =10mA, ΔV _{OUT_LDO} =2% | — | — | 160 | |
| TC _{LDO} | LDO 温度系数 | — | Ta=-40°C~85°C, LDOVS[1:0]=00B, V _{IN} =3.6V, I _{LOAD} =100μA | — | — | 200 | ppm/ °C |
| ΔV _{LINE_LDO} | LDO 线性调整率 | — | LDOVS[1:0]=00B, 2.6V ≤ V _{IN} ≤ 5.5V, I _{LOAD} =100μA | — | — | 0.7 | %/V |
| | | — | LDOVS[1:0]=00B, 2.6V ≤ V _{IN} ≤ 3.6V, I _{LOAD} =100μA | — | — | 0.2 | %/V |
| V _{OUT_VCM} | VCM 输出电压 | — | V _{IN} =3.6V, 无负载 | -5% | 1.25 | +5% | V |
| TC _{VCM} | VCM 温度系数 | — | Ta=-40°C~85°C, V _{IN} =3.6V, 无负载 | — | — | 200 | ppm/ °C |
| ΔV _{LINE_VCM} | VCM 线性调整率 | — | 2.4V ≤ V _{IN} ≤ 3.6V, 无负载 | — | — | 0.3 | %/V |

| 符号 | 参数 | 测试条件 | | 最小 | 典型 | 最大 | 单位 |
|--|---------------------|-----------------|--|----------------------------|-------|----------------------------|-----------|
| | | V _{DD} | 条件 | | | | |
| t _{VCMs} | VCM 开启稳定时间 | — | V _{IN} =3.6V, 无负载 | — | — | 10 | ms |
| I _{OH_VCM} | VCM 输出引脚源电流 | — | V _{IN} =3.6V, ΔV _{OUT_VCM} =-2% | 2 | — | — | mA |
| I _{OL_VCM} | VCM 输出引脚灌电流 | — | V _{IN} =3.6V, ΔV _{OUT_VCM} =+2% | 2 | — | — | mA |
| A/D 转换器 & A/D 转换器内部参考电压 (Delta Sigma A/D 转换器) | | | | | | | |
| V _{OREG} | ADC, PGA 供电电压 | — | LDOEN=0 | 2.4 | — | 3.3 | V |
| | | — | LDOEN=1 | 2.4 | — | 3.3 | |
| I _{ADC} | 使能 A/D 转换器的 额外电流 | — | — | — | 400 | 550 | μA |
| I _{ADSTB} | 待机电流 | — | MCU 进入休眠模式, 无负载 | — | — | 1 | μA |
| N _R | 分辨率 | — | — | — | — | 24 | Bit |
| INL | 非线性积分误差 | — | V _{OREG} =3.3V, V _{REF} =1.25V, ΔSI=±450mV, PGA gain=1 | — | ±50 | ±200 | ppm |
| NFB | 无噪声码 | — | PGA gain=128 数据传输速率 = 10Hz | — | 15.4 | — | Bit |
| ENOB | 有效位数 | — | PGA gain=128 数据传输速率 = 10Hz | — | 18.1 | — | Bit |
| f _{ADCK} | A/D 转换器时钟频率 | — | — | 40.0 | 409.6 | 440.0 | kHz |
| f _{ADO} | A/D 转换器输出数据 传输速率 | — | f _{MCLK} =4MHz, FLMS[2:0]=000B | 4 | — | 521 | Hz |
| | | — | f _{MCLK} =4MHz, FLMS[2:0]=010B | 10 | — | 1302 | |
| V _{REFP} | 参考输入电压 | — | — | V _{REFN} +0.8 | — | V _{OREG} | V |
| V _{REFN} | | — | — | 0 | — | V _{REFP} -0.8 | V |
| V _{REF} | | — | V _{REF} =(V _{REFP} - V _{REFN})×VREFGN | 0.80 | — | 1.75 | V |
| PGA | | | | | | | |
| V _{CM_PGA} | 共模电压范围 | — | — | 0.40 | — | V _{OREG} -0.95 | V |
| ΔD _I | 差分输入电压范围 | — | Gain=PGAGN×ADGN | -V _{REF} /Gain | — | +V _{REF} /Gain | V |
| 温度传感器 | | | | | | | |
| TC _{TS} | 温度传感器的温度系数 | — | T _a =-40°C~85°C | — | 175 | — | μV/ °C |
| OPA_ADC | | | | | | | |
| I _{OPA} | 使能 OPA 的额外电流 | — | 无负载 | — | 200 | 320 | μA |
| V _{OS} | 输入失调电压 | — | — | -2 | — | +2 | mV |
| V _{CM_OPA} | 共模电压范围 | — | — | V _{SS} +0.15 | — | V _{OREG} -1.40 | V |

| 符号 | 参数 | 测试条件 | | 最小 | 典型 | 最大 | 单位 |
|---------------------|--------------|-----------------|-----|-------------------------|-----|---------------------------|----|
| | | V _{DD} | 条件 | | | | |
| PSRR | 电源抑制比 | — | — | 55 | 90 | — | dB |
| CMRR | 共模抑制比 | — | — | 55 | 90 | — | dB |
| OPA_VCM | | | | | | | |
| I _{OPA} | 使能 OPA 的额外电流 | — | 无负载 | — | 200 | 320 | μA |
| V _{OS} | 输入失调电压 | — | — | -15 | — | +15 | mV |
| V _{CM_OPA} | 共模电压范围 | — | — | V _{SS} +0.3 | — | V _{OREG} -1.4 | V |
| PSRR | 电源抑制比 | — | — | 50 | 80 | — | dB |
| CMRR | 共模抑制比 | — | — | 50 | 80 | — | dB |

- 注：1. 负载调整率是在恒结温条件下使用一个低 ON 时间的脉冲测得，测量时确保达到最大的功耗。功耗由输入 / 输出差分电压和输出电流决定。确保的最大功耗不允许超出全输入 / 输出范围。任何环境温度下的最大可允许功耗为 $P_D = (T_{J(MAX)} - T_a) / \theta_{JA}$ 。
2. 压降的定义：是指将输出电压维持在 2% 以内所需的输入电压 V_{IN} 与输出电压 V_{OUT} 的差值。
3. VCM 不可在需要灌电流能力的应用下使用。

有效位数 (ENOB)

V_{OREG}=3.3V, V_{REF}=1.25V, FLMS[2:0]=000

| 数据传输速率 (SPS) | PGA 增益 | | | | | | | |
|-----------------|--------|------|------|------|------|------|------|------|
| | 1 | 2 | 4 | 8 | 16 | 32 | 64 | 128 |
| 5 | 19.7 | 19.8 | 19.6 | 19.7 | 19.7 | 19.6 | 19.2 | 18.6 |
| 10 | 19.4 | 19.3 | 19.3 | 19.3 | 19.3 | 19.1 | 18.7 | 18.1 |
| 20 | 19.0 | 18.8 | 18.7 | 18.9 | 18.8 | 18.6 | 18.2 | 17.5 |
| 40 | 18.4 | 18.3 | 18.3 | 18.3 | 18.3 | 18.1 | 17.7 | 17.0 |
| 80 | 18.1 | 17.9 | 18.0 | 17.9 | 17.9 | 17.6 | 17.2 | 16.5 |
| 160 | 17.6 | 17.4 | 17.4 | 17.4 | 17.3 | 17.1 | 16.6 | 15.9 |
| 320 | 15.8 | 15.8 | 15.9 | 15.8 | 15.9 | 15.9 | 15.8 | 15.3 |
| 640 | 14.1 | 14.0 | 14.0 | 14.1 | 14.1 | 14.0 | 14.1 | 14.4 |

V_{OREG}=3.3V, V_{REF}=1.25V, FLMS[2:0]=010

| 数据传输速率 (SPS) | PGA 增益 | | | | | | | |
|-----------------|--------|------|------|------|------|------|------|------|
| | 1 | 2 | 4 | 8 | 16 | 32 | 64 | 128 |
| 12.5 | 19.4 | 18.8 | 18.7 | 18.8 | 18.8 | 18.7 | 18.9 | 18.1 |
| 25 | 19.0 | 18.3 | 18.3 | 18.3 | 18.3 | 18.2 | 17.9 | 17.3 |
| 50 | 18.5 | 17.8 | 17.8 | 17.8 | 17.9 | 17.7 | 17.4 | 16.8 |
| 100 | 18.2 | 18.2 | 18.1 | 18.2 | 18.1 | 17.8 | 17.2 | 16.4 |
| 200 | 17.9 | 17.8 | 17.8 | 17.8 | 17.6 | 17.3 | 16.7 | 15.9 |
| 400 | 17.4 | 17.2 | 17.2 | 17.2 | 17.1 | 16.8 | 16.2 | 15.4 |
| 800 | 16.2 | 16.1 | 16.1 | 16.1 | 16.1 | 15.9 | 15.5 | 14.8 |
| 1600 | 14.5 | 14.5 | 14.5 | 14.4 | 14.5 | 14.5 | 14.3 | 14.0 |

LCD 电气特性


Ta=25°C

| 符号 | 参数 | 测试条件 | | 最小 | 典型 | 最大 | 单位 |
|--------------------|-------------------------------|-----------------|--|------|------|------|----|
| | | V _{DD} | 条件 | | | | |
| V _{IN} | LCD 工作电压 | — | PLCD 引脚提供 LCD 电压源 LCDPR=0 | 3.0 | — | 5.5 | V |
| I _{LCD} | 使能 LCD 的额外电流, LCD 时钟为 4kHz | 5V | 无负载, V _A =V _{PLCD} =V _{DD} , LCDPR=0, LCDIS[1:0]=00b | — | 25.0 | 37.5 | μA |
| | | | 无负载, V _A =V _{PLCD} =V _{DD} , LCDPR=0, LCDIS[1:0]=01b | — | 50 | 75 | |
| | | | 无负载, V _A =V _{PLCD} =V _{DD} , LCDPR=0, LCDIS[1:0]=10b | — | 100 | 150 | |
| | | | 无负载, V _A =V _{PLCD} =V _{DD} , LCDPR=0, LCDIS[1:0]=11b | — | 200 | 300 | |
| I _{LCDOL} | LCD COM 与 SEG 灌 电流 | 3V | V _{OL} =0.1V _{DD} | 210 | 420 | — | μA |
| | | 5V | | 350 | 700 | — | |
| I _{LCDOH} | LCD COM 与 SEG 源 电流 | 3V | V _{OH} =0.9V _{DD} | -80 | -160 | — | μA |
| | | 5V | | -180 | -360 | — | |
| V _{LCD} | PLCD 来自充电泵 | 2.2V~ 5.5V | LCDIS[1:0]=11b, LCDPR=1, CPVS[1:0]=00b | -10% | 3.3 | +10% | V |
| | | 2.2V~ 5.5V | LCDIS[1:0]=11b, LCDPR=1, CPVS[1:0]=01b | | | | |
| | | 2.2V~ 5.5V | LCDIS[1:0]=11b, LCDPR=1, CPVS[1:0]=10b | | | | |
| | | 2.7V~ 5.5V | LCDIS[1:0]=11b, LCDPR=1, CPVS[1:0]=11b | | | | |

上电复位特性

Ta=-40°C~85°C

| 符号 | 参数 | 测试条件 | | 最小 | 典型 | 最大 | 单位 |
|-------------------|--|-----------------|----|-------|----|-----|------|
| | | V _{DD} | 条件 | | | | |
| V _{POR} | 上电复位电压 | — | — | — | — | 100 | mV |
| RR _{POR} | 上电复位电压速率 | — | — | 0.035 | — | — | V/ms |
| t _{POR} | V _{DD} 保持为 V _{POR} 的最小时间 | — | — | 1 | — | — | ms |




系统结构

内部系统结构是 Holtek 单片机具有良好性能的主要因素。由于采用 RISC 结构，该单片机具有高运算速度和高性能的特点。通过流水线的方式，指令的取得和执行同时进行，此举使得除了跳转和调用指令需要多一个指令周期外，大部分的标准指令或扩展指令分别能在一个指令周期或两个指令周期内完成。8-bit ALU 参与指令集中所有的运算，它可完成算术运算、逻辑运算、移位、递增、递减和分支等功能，而内部的数据路径则是以通过累加器和 ALU 的方式加以简化。有些寄存器在数据存储器中被实现，且可以直接或间接寻址。简单的寄存器寻址方式和结构特性，确保了在提供具有较大可靠度和灵活性的 I/O 和 A/D 控制系统时，仅需要少数的外部器件。这些使得此单片机适用于低成本和批量生产的控制应用。


时序和流水线结构

主系统时钟由 HIRC 或 LIRC 振荡器提供，它被细分为 T1~T4 四个内部产生的非重叠时序。在 T1 时间，程序计数器自动加一并抓取一条新的指令。剩下的时间 T2~T4 完成译码和执行功能，因此，一个 T1~T4 时钟周期构成一个指令周期。虽然指令的抓取和执行发生在连续的指令周期，但单片机流水线结构会保证指令在一个指令周期内被有效执行。除非程序计数器的内容被改变，如子程序的调用或跳转，在这种情况下指令将需要多一个指令周期的时间去执行。

如果指令牵涉到分支，例如跳转或调用等指令，则需要两个指令周期才能完成指令执行。需要一个额外周期的原因是程序先用一个周期取出实际要跳转或调用的地址，再用另一个周期去实际执行分支动作，因此用户需要特别考虑额外周期的问题，尤其是在执行时间要求较严格的时候。



系统时序和流水线



指令捕捉

程序计数器

在程序执行期间，程序计数器用来指向下一个要执行的指令地址。除了“JMP”和“CALL”指令需要跳转到一个非连续的程序存储器地址之外，它会在每条指令执行完成以后自动加一。只有较低的 8 位，即所谓的程序计数器低字节寄存器 PCL，可以被用户直接读写。

当执行的指令要求跳转到不连续的地址时，如跳转指令、子程序调用、中断或复位等，单片机通过加载所需要的地址到程序寄存器来控制程序，对于条件跳转指令，一旦条件符合，在当前指令执行时取得的下一条指令将会被舍弃，而由一个空指令周期来取代。


| 程序计数器 | |
|----------|-----------|
| 程序计数器高字节 | PCL 寄存器 |
| PC12~PC8 | PCL7~PCL0 |

程序计数器

程序计数器的低字节，即程序计数器的低字节寄存器 PCL，可以通过程序控制，且它是可以读取和写入的寄存器。通过直接写入数据到这个寄存器，一个程序短跳转可直接执行，然而只有低字节的操作是有效的，跳转被限制在存储器的当前页中，即 256 个存储器地址范围内。注意，当这样一个程序跳转要执行时，会插入一个空指令周期。PCL 的使用可能引起程序跳转，因此需要额外的指令周期。

堆栈

堆栈是一个特殊的存储空间，用来存储程序计数器中的内容。该单片机有 6 层堆栈。堆栈既不是数据部分也不是程序空间部分，而且它既不是可读取也不是可写入的。当前层由堆栈指针 (SP) 加以指示，同样也是不可读写的。在子程序调用或中断响应服务时，程序计数器的内容被压入到堆栈中。当子程序或中断响应结束时，返回指令 (RET 或 RETI) 使程序计数器从堆栈中重新得到它以前的值。当一个芯片复位后，堆栈指针将指向堆栈顶部。



如果堆栈已满，且有非屏蔽的中断发生，中断请求标志会被置位，但中断响应将被禁止。当堆栈指针减少 (执行 RET 或 RETI)，中断将被响应。这个特性提供程序设计者简单的方法来预防堆栈溢出。然而即使堆栈已满，CALL 指令仍然可以被执行，而造成堆栈溢出。使用时应避免堆栈溢出的情况发生，因为这可能导致不可预期的程序分支指令执行错误。若堆栈溢出，则首个存入堆栈的程序计数器数据将会丢失。

算术逻辑单元 – ALU

算术逻辑单元是单片机中很重要的部分，执行指令集中的算术和逻辑运算。ALU 连接到单片机的数据总线，在接收相关的指令码后执行需要的算术与逻辑操作，并将结果存储在指定的寄存器，当 ALU 计算或操作时，可能导致进位、借位或其它状态的改变，而相关的状态寄存器会因此更新内容以显示这些改变，ALU 所提供的功能如下：


- 算术运算：
ADD, ADDM, ADC, ADCM, SUB, SUBM, SBC, SBCM, DAA
LADD, LADDM, LADC, LADCM, LSUB, LSUBM, LSBC, LSBCM,
LDAA
- 逻辑运算：
AND, OR, XOR, ANDM, ORM, XORM, CPL, CPLA
LAND, LOR, LXOR, LANDM, LORM, LXORM, LCPL, LCPLA
- 移位运算：
RRA, RR, RRCA, RRC, RLA, RL, RLCA, RLC
LRR, LRRCA, LRR, LRRCA, LRR, LRRCA, LRR, LRRCA, LRR, LRRCA
- 递增和递减：
INCA, INC, DECA, DEC
LINCA, LINC, LDECA, LDEC
- 分支判断：
JMP, SZ, SZA, SNZ, SIZ, SDZ, SIZA, SDZA, CALL, RET, RETI
LSZ, LSZA, LSNZ, LSIZ, LSIZA, LSDZ, LSDZA

Flash 程序存储器

程序存储器用来存放用户代码即储存程序。程序存储器为 Flash 类型意味着可以多次重复编程,方便用户使用同一芯片进行程序的修改。使用适当的单片机编程工具,此单片机提供用户灵活便利的调试方法和项目开发规划及更新。

结构

程序存储器的容量为 8K×16 位,程序存储器用程序计数器来寻址,其中也包含数据、表格和中断入口。数据表格可以设定在程序存储器的任何地址,由表格指针来寻址。



程序存储器结构

特殊向量


程序存储器内部某些地址保留用做诸如复位和中断入口等特殊用途。地址 0000H 是芯片复位后的程序起始地址。在芯片复位之后,程序将跳到这个地址并开始执行。

查表

程序存储器中的任何地址都可以定义成一个表格,以便储存固定的数据。使用表格时,表格指针必须先行设定,其方式是将表格的地址放在表格指针寄存器 TBLP 和 TBHP 中。这些寄存器定义表格总的地址。

在设定完表格指针后,当数据存储器 [m] 位于 Sector 0,表格数据可以使用如“TABRD [m]”或“TABRDL [m]”等指令分别从程序存储器查表读取。如果存储器 [m] 位于其它 Sector,表格数据可以使用如“LTABRD [m]”或“LTABRDL[m]”等指令分别从程序存储器查表读取。当这些指令执行时,程序存储器中表格数据低字节,将被传送到使用者所指定的数据存储器 [m],程序存储器中表格数据的高字节,则被传送到 TBLH 特殊寄存器。

下图是查表中寻址 / 数据流程:



查表范例

以下范例说明表格指针和表格数据如何被定义和执行。这个例子使用的表格数据用 ORG 伪指令储存在存储器中。ORG 指令的值“1F00H”指向的地址是 8K 程序存储器中最后一页的起始地址。表格指针低字节寄存器的初始值设为 06H，这可保证从数据表格读取的第一笔数据位于程序存储器地址“1F06H”，即最后一页起始地址后的第六个地址。值得注意的是，假如“TABRD [m]”或“LTABRD [m]”指令被使用，则表格指针指向 TBHP 寄存器所指定的当前页的第一个地址。在这个例子中，表格数据的高字节等于零，而当“TABRD [m]”或“LTABRD [m]”指令被执行时，此值将会自动的被传送到 TBLH 寄存器。

TBLH 寄存器为可读 / 写寄存器，且能重新储存，若主程序和中断服务程序都使用表格读取指令，应该注意它的保护。使用表格读取指令，中断服务程序可能会改变 TBLH 的值，若随后在主程序中再次使用这个值，则会发生错误，因此建议避免同时使用表格读取指令。然而在某些情况下，如果同时使用表格读取指令是不可避免的，则在执行任何主程序的表格读取指令前，中断应该先除能，另外要注意的是所有与表格相关的指令，都需要两个指令周期去完成操作。

表格读取程序范例

```

tempreg1 db ?           ; temporary register #1
tempreg2 db ?           ; temporary register #2
:
:
mov a,06h                ; initialise low table pointer - note that this
                        ; address is referenced
mov tblp,a              ; to the last page or the page that tbhp pointed
mov a,1Fh                ; initialise high table pointer
mov tbhp,a
:
:
tabrd tempreg1           ; transfers value in table referenced by table pointer
                        ; data at program memory address "1F06H" transferred to
                        ; tempreg1 and TBLH
dec tblp                 ; reduce value of table pointer by one
tabrd tempreg2           ; transfers value in table referenced by table pointer
                        ; data at program memory address "1F05H" transferred to
                        ; tempreg2 and TBLH in this example the data "1AH" is
                        ; transferred to tempreg1 and data "0FH" to tempreg2
:
org 1F00h                ; sets initial address of last page
dc 00Ah, 00Bh, 00Ch, 00Dh, 00Eh, 00Fh, 01Ah, 01Bh
:

```

在线烧录 – ICP


Flash 型程序存储器提供用户便利地对同一芯片进行程序的更新和修改。另外，Holtek 单片机提供 4 线接口的在线烧录方式。用户可将进行过烧录或未经过烧录的单片机芯片连同电路板一起制成，最后阶段进行程序的更新和程序的烧写，在无需去除或重新插入芯片的情况下方便地保持程序为最新版。

Flash 单片机与烧录器引脚对接表如下所示：

| 烧录器引脚 | MCU 在线烧录引脚 | 引脚描述 |
|-------|------------|-------------|
| ICPDA | PA0 | 烧录串行数据 / 地址 |
| ICPCK | PA2 | 烧录时钟 |
| VDD | VDD | 电源 |
| VSS | VSS | 地 |

单片机内部程序存储器可以通过 4 线的接口在线进行烧录。其中一条线用于数据串行下载或上传，一条用于串行时钟，剩余两条用于提供电源。芯片在线烧写的详细使用说明超出此文档的描述范围，将由专门的参考文献提供。

在烧录过程中，烧录器会控制 ICPDA 和 ICPCK 脚进行数据和时钟烧录，用户必须确保这两个引脚没有连接至其它输出脚。



注：* 可能为电阻或电容。若为电阻则其值必须大于 1kΩ，若为电容则其必须小于 1nF。

片上调试 – OCDS

EV 芯片用于单片机仿真。此 EV 芯片提供片上调试功能 (OCDS – On-Chip Debug) 用于开发过程中的单片机调试。除了片上调试功能方面，EV 芯片和实际单片机在功能上几乎是兼容的。用户可将 OCSDA 和 OCDSCK 引脚连接至 HT-IDE 开发工具，从而实现 EV 芯片对实际单片机的仿真。OCSDA 引脚为 OCDS 数据 / 地址输入 / 输出脚，OCDSCK 引脚为 OCDS 时钟输入脚。当用户用 EV 芯片进行调试时，实际单片机 OCSDA 和 OCDSCK 引脚上的其它共用功能无效。由于这两个 OCDS 引脚与 ICP 引脚共用，因此在线烧录时仍用作 Flash 存储器烧录引脚。关于 OCDS 功能的详细描述，请参考相应文件“Holtek e-Link for 8-bit MCU OCDS 使用手册”。

| e-Link 引脚 | EV 芯片引脚 | 引脚描述 |
|-----------|---------|----------------------|
| OCSDA | OCSDA | 片上调试串行数据 / 地址输入 / 输出 |
| OCDSCK | OCDSCK | 片上调试时钟输入 |
| VDD | VDD | 电源 |
| VSS | VSS | 地 |

数据存储器

数据存储器是内容可更改的 8 位 RAM 内部存储器，用来储存临时数据。


数据存储器分为两部分，第一部分是特殊功能数据存储器。这些寄存器有固定的地址且与单片机的正确操作密切相关。大多特殊功能寄存器都可在程序控制下直接读取和写入，但有些被加以保护而不对用户开放。第二部分数据存储器是做一般用途使用，都可在程序控制下进行读取和写入。

该单片机还提供 LCD 存储器，该区域数据存储器直接映射到 LCD 显示，因此写入此区域的数据将直接影响显示数据。

结构

数据存储器被分为若干个 Sector，都可在 8-bit 的存储器中实现。除了处于“40H”地址的 EEC 寄存器只能在 Sector 1 中被访问外，所有特殊功能数据寄存器均可在 Sector 0 被访问。切换不同的数据存储器 Sector 可通过设置正确的存储器指针值实现。数据存储器的起始地址为 00H。

| 特殊功能数据存储器 | LCD 数据存储器 | | 通用数据存储器 | |
|-----------|-----------|------------|---------|--|
| 有效 Sector | 容量 | Sector: 地址 | 容量 | Sector: 地址 |
| 0, 1 | 32×8 | 4: 00H~1FH | 384×8 | 0: 80H~FFH 1: 80H~FFH 2: 80H~FFH |



数据存储器结构

数据存储寻址

此单片机支持扩展指令架构，它并没有可用于数据存储器的存储区指针。对于数据存储器，使用间接寻址访问方式时所需的 Sector 是通过 MP1H 或 MP2H 寄存器指定，而所选 Sector 的某一数据存储器地址是通过 MP1L 或 MP2L 寄存器指定。

直接寻址可用于所有 Sector，通过扩展指令可以寻址所有可用的数据存储器空间。当所访问的数据存储器位于除 Sector 0 外的任何数据存储器 Sector 时，扩展指令可代替间接寻址方式用来访问数据存储器。标准指令和扩展指令的主要区别在于扩展指令中的数据存储器地址“m”有 11 个有效位，高字节表示 Sector，低字节表示指定的地址。

通用数据存储器

所有的单片机程序需要一个读/写的存储区，让临时数据可以被储存和再使用，该 RAM 区域就是通用数据存储器。使用者可对这个数据存储区进行读取和写入的操作。使用位操作指令可对个别的位做置位或复位的操作，较大地方便了用户在数据存储器内进行位操作。

特殊功能数据存储器

这个区域的数据存储器是存放特殊寄存器的，这些寄存器与单片机的正确操作密切相关，大多数的寄存器可进行读取和写入，只有一些是被写保护而只能读取的，相关细节的介绍请参看有关特殊功能寄存器的部分。要注意的是，任何读取指令对存储器中未定义的地址进行读取将返回“00H”。

| Sector 0 | | ⋮ | Sector 1 | | Sector 0 | | ⋮ | Sector 1 | |
|----------|---------|---|----------|--|----------|--------|---|----------|-----|
| 00H | IAR0 | | | | 40H | | | | EEC |
| 01H | MP0 | | | | 41H | EEA | | | |
| 02H | IAR1 | | | | 42H | EED | | | |
| 03H | MP1L | | | | 43H | | | | |
| 04H | MP1H | | | | 44H | | | | |
| 05H | ACC | | | | 45H | | | | |
| 06H | PCL | | | | 46H | | | | |
| 07H | TBLP | | | | 47H | | | | |
| 08H | TBLH | | | | 48H | | | | |
| 09H | TBHP | | | | 49H | | | | |
| 0AH | STATUS | | | | 4AH | | | | |
| 0BH | | | | | 4BH | | | | |
| 0CH | IAR2 | | | | 4CH | | | | |
| 0DH | MP2L | | | | 4DH | | | | |
| 0EH | MP2H | | | | 4EH | | | | |
| 0FH | RSTFC | | | | 4FH | | | | |
| 10H | SCC | | | | 50H | CTM0C0 | | | |
| 11H | HIRCC | | | | 51H | CTM0C1 | | | |
| 12H | | | | | 52H | CTM0DL | | | |
| 13H | | | | | 53H | CTM0DH | | | |
| 14H | PA | | | | 54H | CTM0AL | | | |
| 15H | PAC | | | | 55H | CTM0AH | | | |
| 16H | PAPU | | | | 56H | CTM1C0 | | | |
| 17H | PAWU | | | | 57H | CTM1C1 | | | |
| 18H | RSTC | | | | 58H | CTM1DL | | | |
| 19H | LVRC | | | | 59H | CTM1DH | | | |
| 1AH | LVDC | | | | 5AH | CTM1AL | | | |
| 1BH | MF10 | | | | 5BH | CTM1AH | | | |
| 1CH | MF11 | | | | 5CH | IFS | | | |
| 1DH | MF12 | | | | 5DH | | | | |
| 1EH | | | | | 5EH | | | | |
| 1FH | WDTC | | | | 5FH | | | | |
| 20H | INTEG | | | | 60H | | | | |
| 21H | INTC0 | | | | 61H | | | | |
| 22H | INTC1 | | | | 62H | | | | |
| 23H | INTC2 | | | | 63H | | | | |
| 24H | PB | | | | 64H | | | | |
| 25H | PBC | | | | 65H | ADCS | | | |
| 26H | PBPU | | | | 66H | ADCR0 | | | |
| 27H | PC | | | | 67H | ADCR1 | | | |
| 28H | PCC | | | | 68H | PWRC | | | |
| 29H | PCPU | | | | 69H | PGAC0 | | | |
| 2AH | PSCR | | | | 6AH | PGAC1 | | | |
| 2BH | TB0C | | | | 6BH | PGACS | | | |
| 2CH | TB1C | | | | 6CH | ADRL | | | |
| 2DH | PAS0 | | | | 6DH | ADRM | | | |
| 2EH | PAS1 | | | | 6EH | ADRH | | | |
| 2FH | PBS0 | | | | 6FH | | | | |
| 30H | PBS1 | | | | 70H | DSOPC | | | |
| 31H | PCS0 | | | | 71H | DSVCMC | | | |
| 32H | SPIC0 | | | | 72H | | | | |
| 33H | SPIC1 | | | | 73H | SLEDC0 | | | |
| 34H | SPI0 | | | | 74H | SLEDC1 | | | |
| 35H | USR | | | | 75H | | | | |
| 36H | UCR1 | | | | 76H | | | | |
| 37H | UCR2 | | | | 77H | | | | |
| 38H | TXR_RXR | | | | 78H | LCDC0 | | | |
| 39H | BRG | | | | 79H | LCDCP | | | |
| 3AH | | | | | 7AH | COMS | | | |
| 3BH | | | | | 7BH | | | | |
| 3CH | | | | | 7CH | | | | |
| 3DH | | | | | 7DH | | | | |
| 3EH | | | | | 7EH | | | | |
| 3FH | | | | | 7FH | | | | |

□ : Unused, read as 00H

▣ : Reserved, cannot be changed

特殊功能数据存储

特殊功能寄存器

大部分特殊功能寄存器的细节将在相关功能章节描述，但有几个寄存器需在此章节单独描述。

间接寻址寄存器 – IAR0, IAR1, IAR2

间接寻址寄存器 IAR0、IAR1 和 IAR2 的地址虽位于数据存储区，但其并没有实际的物理地址。间接寻址的方法使用这些间接寻址寄存器和存储器指针做数据操作，以取代定义实际存储器地址的直接存储器寻址方法。在间接寻址寄存器 IAR0、IAR1 和 IAR2 上的任何动作，将对存储器指针 MP0、MP1L/MP1H 或是 MP2L/MP2H 所指定的存储器地址产生对应的读 / 写操作。它们总是成对出现，IAR0 和 MP0 可以访问 Sector 0，而 IAR1 和 MP1L/MP1H、IAR2 和 MP2L/MP2H 可以访问任何 Sector。因为这些间接寻址寄存器不是实际存在的，直接读取将返回“00H”的结果，而直接写入此寄存器则不做任何操作。

存储器指针 – MP0, MP1L, MP1H, MP2L, MP2H

该单片机提供五个存储器指针，即 MP0、MP1L、MP1H、MP2L 和 MP2H。由于这些指针在数据存储区中能像普通的寄存器一般被操作，因此提供了一个寻址和数据追踪的有效方法。当对相关间接寻址寄存器进行任何操作时，单片机指向的实际地址是由存储器指针 MP0 所指定的地址，此时间接寻址寄存器 IAR0 用于访问 Sector0 中的数据，而 MP1L/MP1H 和 IAR1、MP2L/MP2H 和 IAR2 可根据 MP1H 或 MP2H 寄存器访问所有的 Sector。直接寻址通过相关的数据存储器寻址指令来访问所有可用数据存储空间。

下面的例子显示了如何清除一个具有 4 个 RAM 地址的模块。它们已事先定义成 adres1 到 adres4。

间接寻址程序范例

范例 1

```
data .section 'data'
adres1 db ?
adres2 db ?
adres3 db ?
adres4 db ?
block db ?
code .section at 0 'code'
org 00h
start:
    mov a,04h           ; setup size of block
    mov block,a
    mov a,offset adres1 ; Accumulator loaded with first RAM address
    mov mp0,a          ; setup memory pointer with first RAM address
loop:
    clr IAR0           ; clear the data at address defined by MP0
    inc mp0            ; increment memory pointer
    sdz block          ; check if last memory location has been cleared
    jmp loop
continue:
```

范例 2

```

data .section 'data'
adres1 db ?
adres2 db ?
adres3 db ?
adres4 db ?
block db ?
code .section at 0 'code'
org 00h
start:
    mov a,04h                ; setup size of block
    mov block,a
    mov a,01h                ; setup the memory sector
    mov mplh,a
    mov a,offset adres1     ; Accumulator loaded with first RAM address
    mov mp1l,a              ; setup memory pointer with first RAM address
loop:
    clr IAR1                 ; clear the data at address defined by MP1L
    inc mp1l                 ; increment memory pointer MP1L
    sdz block                ; check if last memory location has been cleared
    jmp loop
continue:
    :

```

需注意，范例中并没有确定 RAM 地址。

使用扩展指令直接寻址程序举例

```

data .section 'data'
temp db ?
code .section at 0 'code'
org 00h
start:
    lmov a,[m]               ; move [m] data to acc
    lsub a,[m+1]             ; compare [m] and [m+1] data
    snz c                    ; [m]>[m+1]?
    jmp continue            ; no
    lmov a,[m]               ; yes, exchange [m] and [m+1] data
    mov temp,a
    lmov a,[m+1]
    mov [m],a
    mov a,temp
    lmov [m+1],a
continue:
    :

```

注：“m”是位于任何数据存储器 Sector 的某一地址。例如，m=1F0H 表示 Sector 1 中的地址 0F0H。

累加器 – ACC

对任何单片机来说，累加器是相当重要的，且与 ALU 所完成的运算有密切关系，所有 ALU 得到的运算结果都会暂时存在 ACC 累加器里。若没有累加器，ALU 必须在每次进行如加法、减法和移位的运算时，将结果写入到数据存储器，这样会造成程序编写和时间的负担。另外数据传送也常常牵涉到累加器的临时储存功能，例如在使用者定义的一个寄存器和另一个寄存器之间传送数据时，由于两寄存器之间不能直接传送数据，因此必须通过累加器来传送数据。

程序计数器低字节寄存器 – PCL

为了提供额外的程序控制功能，程序计数器低字节设置在数据存储器的特殊功能区域内，程序员可对此寄存器进行操作，很容易的直接跳转到其它程序地址。直接给 PCL 寄存器赋值将导致程序直接跳转到程序存储器的某一地址，然而由于寄存器只有 8-bit 长度，因此只允许在本页的程序存储器范围内进行跳转，而当使用这种运算时，要注意会插入一个空指令周期。

表格寄存器 – TBLP, TBHP, TBLH

这三个特殊功能寄存器对存储在程序存储器中的表格进行操作。TBLP 和 TBHP 为表格指针，指向表格数据存储的地址。它们的值必须在任何表格读取指令执行前加以设定，由于它们的值可以被如“INC”或“DEC”的指令所改变，这就提供了一种简单的方法对表格数据进行读取。表格读取数据指令执行之后，表格数据高字节存储在 TBLH 中。其中要注意的是，表格数据低字节会被传送到使用者指定的地址。

状态寄存器 – STATUS

该 8-bit 的状态寄存器由 SC 标志位、CZ 标志位、零标志位 (Z)、进位标志位 (C)、辅助进位标志位 (AC)、溢出标志位 (OV)、暂停标志位 (PDF) 和看门狗定时器溢出标志位 (TO) 组成。这些算术 / 逻辑操作和系统运行标志位是用来记录单片机的运行状态。

除了 TO 和 PDF 标志外，状态寄存器中的位像其它大部分寄存器一样可以被改变。任何数据写入到状态寄存器将不会改变 TO 或 PDF 标志位。另外，执行不同的指令后，与状态寄存器有关的运算可能会得到不同的结果。TO 标志位只会受系统上电、看门狗溢出或执行“CLR WDT”或“HALT”指令影响。PDF 标志位只会受执行“HALT”或“CLR WDT”指令或系统上电影响。

Z、OV、AC、C、SC 和 CZ 标志位通常反映最近运算的状态。

- C: 当加法运算的结果产生进位，或减法运算的结果没有产生借位时，则 C 被置位，否则 C 被清零。
- AC: 当低半字节加法运算的结果产生进位，或低半字节减法运算的结果没有产生借位时，AC 被置位，否则 AC 被清零。
- Z: 当算术或逻辑运算结果是零时，Z 被置位，否则 Z 被清零。
- OV: 当运算结果高两位的进位状态异或结果为 1 时，OV 被置位，否则 OV 被清零。
- PDF: 系统上电或执行“CLR WDT”指令会清零 PDF，而执行“HALT”指令则会置位 PDF。
- TO: 系统上电或执行“CLR WDT”或“HALT”指令会清零 TO，而当 WDT 溢出则会置位 TO。
- SC: 当 OV 与当前指令操作结果 MSB 执行“XOR”所得结果。
- CZ: 不同指令不同标志位的操作结果。详细资料请参考寄存器定义部分。

另外，当进入一个中断程序或执行子程序调用时，状态寄存器不会自动压入到堆栈保存。假如状态寄存器的内容是重要的且子程序可能改变状态寄存器的话，则需谨慎的去做正确的储存。

● STATUS 寄存器

| Bit | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
|------|-----|-----|----|-----|-----|-----|-----|-----|
| Name | SC | CZ | TO | PDF | OV | Z | AC | C |
| R/W | R/W | R/W | R | R | R/W | R/W | R/W | R/W |
| POR | x | x | 0 | 0 | x | x | x | x |

“x”：未知

- Bit 7 **SC**: 当 OV 与当前指令操作结果 MSB 执行 “XOR” 所得结果
- Bit 6 **CZ**: 不同指令不同标志位的操作结果。
 对于 SUB/SUBM/LSUB/LSUBM 指令, CZ 等于 Z 标志位。
 对于 SBC/SBCM/LSBC/LSBCM 指令, CZ 等于上一个 CZ 标志位与当前零标志位执行 “AND” 所得结果。对于其它指令, CZ 标志位无影响。
- Bit 5 **TO**: 看门狗溢出标志位
 0: 系统上电或执行 “CLR WDT” 或 “HALT” 指令后
 1: 看门狗溢出发生
- Bit 4 **PDF**: 暂停标志位
 0: 系统上电或执行 “CLR WDT” 指令后
 1: 执行 “HALT” 指令
- Bit 3 **OV**: 溢出标志位
 0: 无溢出
 1: 运算结果高两位的进位状态异或结果为 1
- Bit 2 **Z**: 零标志位
 0: 算术或逻辑运算结果不为 0
 1: 算术或逻辑运算结果为 0
- Bit 1 **AC**: 辅助进位标志位
 0: 无辅助进位
 1: 在加法运算中低四位产生了向高四位进位, 或减法运算中低四位不发生从高四位借位
- Bit 0 **C**: 进位标志位
 0: 无进位
 1: 如果在加法运算中结果产生了进位, 或在减法运算中结果不发生借位
 进位标志位 C 也受循环移位指令的影响。

EEPROM 数据存储

此单片机内建 EEPROM 数据存储，由于其非易失的存储结构，即使在电源掉电的情况下存储器内的数据仍然保存完好。这种存储区扩展了存储空间，对设计者来说增加了许多新的应用机会。EEPROM 可以用来存储产品编号、校准值、用户特定数据、系统配置参数或其它产品信息等。EEPROM 的数据读取和写入过程也会变的更简单。

EEPROM 数据存储结构

该单片机的 EEPROM 数据存储容量为 128×8 位。由于映射方式与程序存储器和数据存储器不同，因此不能像其它类型的存储器一样寻址。使用 Sector 0 中的一个地址和数据寄存器以及 Sector 1 中的一个控制寄存器，可以实现对 EEPROM 的单字节读写操作。

EEPROM 寄存器

有三个寄存器控制内部 EEPROM 数据存储总的操作，地址寄存器 EEA、数据寄存器 EED 及控制寄存器 EEC。EEA 和 EED 位于 Sector 0 中，它们能像其它特殊功能寄存器一样直接被访问。EEC 位于 Sector 1 中，不能被直接访问，仅能通过 MP1L/MP1H 和 IAR1 或 MP2L/MP2H 和 IAR2 进行间接读取或写入。由于 EEC 控制寄存器位于 Sector 1 中的“40H”，在 EEC 寄存器上的任何操作被执行前，MP1L 或 MP2L 必须先设为“40H”，MP1H 或 MP2H 被设为“01H”。

| 寄存器名称 | 位 | | | | | | | |
|-------|------|------|------|------|------|------|------|------|
| | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
| EEA | — | EEA6 | EEA5 | EEA4 | EEA3 | EEA2 | EEA1 | EEA0 |
| EED | EED7 | EED6 | EED5 | EED4 | EED3 | EED2 | EED1 | EED0 |
| EEC | — | — | — | — | WREN | WR | RDEN | RD |

EEPROM 寄存器列表

• EEA 寄存器

| Bit | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
|------|---|------|------|------|------|------|------|------|
| Name | — | EEA6 | EEA5 | EEA4 | EEA3 | EEA2 | EEA1 | EEA0 |
| R/W | — | R/W | R/W | R/W | R/W | R/W | R/W | R/W |
| POR | — | 0 | 0 | 0 | 0 | 0 | 0 | 0 |

Bit 7 未定义，读为“0”

Bit 6~0 **EEA6~EEA0**: 数据 EEPROM 地址 bit 6~bit 0

• EED 寄存器

| Bit | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
|------|------|------|------|------|------|------|------|------|
| Name | EED7 | EED6 | EED5 | EED4 | EED3 | EED2 | EED1 | EED0 |
| R/W | R/W | R/W | R/W | R/W | R/W | R/W | R/W | R/W |
| POR | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |

Bit 7~0 **EED7~EED0**: 数据 EEPROM 数据 bit 7~bit 0

• EEC 寄存器

| Bit | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
|------|---|---|---|---|------|-----|------|-----|
| Name | — | — | — | — | WREN | WR | RDEN | RD |
| R/W | — | — | — | — | R/W | R/W | R/W | R/W |
| POR | — | — | — | — | 0 | 0 | 0 | 0 |

Bit 7~4 未定义，读为“0”

Bit 3 **WREN**: 数据 EEPROM 写使能位

- 0: 除能
- 1: 使能

此位为数据 EEPROM 写使能位，向数据 EEPROM 写操作之前需将此位置高。将此位清零时，则禁止向数据 EEPROM 写操作。

Bit 2 **WR**: EEPROM 写控制位

- 0: 写周期结束
- 1: 启动写周期

此位为数据 EEPROM 写控制位，由应用程序将此位置高将激活写周期。写周期结束后，硬件自动将此位清零。当 WREN 未先置高时，此位置高无效。

Bit 1 **RDEN**: 数据 EEPROM 读使能位

- 0: 除能
- 1: 使能

此位为数据 EEPROM 读使能位，向数据 EEPROM 读操作之前需将此位置高。将此位清零时，则禁止向数据 EEPROM 读操作。

Bit 0 **RD**: EEPROM 读控制位

- 0: 读周期结束
- 1: 启动读周期

此位为数据 EEPROM 读控制位，由应用程序将此位置高将激活读周期。读周期结束后，硬件自动将此位清零。当 RDEN 未首先置高时，此位置高无效。

注：1. 在同一条指令中 WREN、WR、RDEN 和 RD 不能同时置为“1”。WR 和 RD 不能同时置为“1”。

2. 需确保 f_{SUB} 时钟运行稳定后才可执行写操作。

3. 需确保写操作已执行完毕后才可改动 EEC 寄存器内容。

从 EEPROM 中读取数据

从 EEPROM 中读取数据，要读取的数据的地址要先放入 EEA 寄存器中，EEC 寄存器中的读使能位 RDEN 置为高以使能读功能。若 EEC 寄存器中的 RD 位被置高，一个读周期将开始。若 RD 位已置为高而 RDEN 位还未被设置则不能开始读操作。若读周期结束，RD 位将自动清除为“0”，数据可以从 EED 寄存器中读取。数据在其它读或写操作执行前将一直保留在 EED 寄存器中。应用程序将轮询 RD 位以确定数据可以有效地被读取。

写数据到 EEPROM

写数据至 EEPROM，EEPROM 中写入数据的地址要先放入 EEA 寄存器中，写入的数据需存入 EED 寄存器中。EEC 寄存器中的写使能位 WREN 先置为高以使能写功能，然后 EEC 寄存器中的 WR 位需立即置高以开始写操作，这两条指令必须在两个连续的指令周期内执行。总中断位 EMI 在写周期开始前应当被清零，写周期开始后再将其使能。应注意若 WR 位已置为高而 WREN 位还未被设置则不能开始写操作。由于控制 EEPROM 写周期是一个内部时钟，与单片机的系统时钟异步，所以数据写入 EEPROM 的时间将有所延迟。可通过轮询 EEC 寄存器中的 WR 位或判断 EEPROM 写中断以侦测写周期是否完成。若写周期完成，WR 位将自动清除为“0”，通知用户数据已写入 EEPROM。因此，应用程序将轮询 WR 位以确定写周期是否结束。

写保护

防止误写入的写保护有以下几种。单片机上电后控制寄存器中的写使能位将被清除以杜绝任何写入操作。上电后存储器指针高字节寄存器 MP1H 或 MP2H 将重置为“0”，这意味着数据存储区 Sector 0 被选中。由于 EEPROM 控制寄存器位于 Sector 1 中，这增加了对写操作的保护措施。在正常程序操作中确保控制寄存器中的写使能位被清除将能防止不正确的写操作。

EEPROM 中断

EEPROM 写周期结束后将产生 EEPROM 写中断。EEPROM 中断需先通过设置相关中断寄存器的 DEE 位使能 EEPROM 中断。但由于 EEPROM 中断属于多功能中断，其相关多功能中断使能位也需被置位。当 EEPROM 写周期结束，DEF 请求标志位将被置位。若总中断，EEPROM 中断和相关的多功能中断使能且堆栈未满的情况下将跳转到相应的 EEPROM 中断向量中执行。当中断被响应，仅多功能中断标志位会被自动复位，EEPROM 中断标志位需通过应用程序手动复位。详见中断章节。

编程注意事项

必须注意的是数据不会无意写入 EEPROM。在没有写动作时写使能位被正常清零可以增强保护功能。存储器指针高字节寄存器也可以正常清零以阻止进入 EEPROM 控制寄存器存在的 Sector 1。尽管没有必要，写一个简单的读回程序以检查新写入的数据是否正确还是应该考虑的。

WREN 位置位后，EEC 寄存器中的 WR 位需立即置位，以确保写周期正确地执行。写周期执行前总中断位 EMI 应先清零，写周期开始执行后再将此位重新使能。注意，单片机不应在 EEPROM 读或写操作完全完成之前进入空闲或休眠模式，否则 EEPROM 读或写操作将失败。

程序范例

从 EEPROM 中读取数据 – 轮询法

```
MOV A, EEPROM_ADRES      ; user defined address
MOV EEA, A
MOV A, 40H                ; setup memory pointer low byte MP1L
MOV MP1L, A              ; MP1L points to EEC register
MOV A, 01H                ; setup Memory Pointer high byte MP1H
MOV MP1H, A
SET IAR1.1               ; set RDEN bit, enable read operations
SET IAR1.0               ; start Read Cycle - set RD bit
BACK:
SZ IAR1.0                ; check for read cycle end
JMP BACK
CLR IAR1                  ; disable EEPROM read if no more read operations
                          ; are required

CLR MP1H
MOV A, EED                ; move read data to register
MOV READ_DATA, A
```

注：即使目标地址是连续的，每次执行读操作仍需重新定义地址寄存器，接着置位 RD 以启动一个读周期。

写数据到 EEPROM – 轮询法

```

MOV A, EEPROM_ADRES      ; user defined address
MOV EEA, A
MOV A, EEPROM_DATA      ; user defined data
MOV EED, A
MOV A, 040H              ; setup memory pointer low byte MP1L
MOV MP1L, A              ; MP1L points to EEC register
MOV A, 01H               ; setup Memory Pointer high byte MP1H
MOV MP1H, A
CLR EMI
SET IAR1.3               ; set WREN bit, enable write operations
SET IAR1.2               ; start Write Cycle - set WR bit - executed
                          ; immediately after set WREN bit

SET EMI
BACK:
SZ IAR1.2                ; check for write cycle end
JMP BACK
CLR MP1H
    
```

振荡器

不同的振荡器选择可以让使用者在不同的应用需求中实现更大范围的功能。振荡器的灵活性使得在速度和功耗方面可以达到较佳的优化。振荡器选择和操作是通过相关的控制寄存器完成的。


振荡器概述

振荡器除了作为系统时钟源，还作为看门狗定时器和时基功能的时钟源。集成的内部振荡器不需要任何外围器件。它们提供的高速和低速系统振荡器具有较宽的频率范围。所有振荡器选项是通过相关的控制寄存器完成的。较高频率的振荡器提供更高的性能，但要求有更高的功率，反之亦然。动态切换快慢系统时钟的能力使单片机具有灵活而优化的性能 / 功耗比，此特性对功耗敏感的应用领域尤为重要。

| 类型 | 名称 | 频率 |
|---------|------|-------|
| 内部高速 RC | HIRC | 8MHz |
| 内部低速 RC | LIRC | 32kHz |

系统时钟配置

此单片机有两个系统振荡器，包括一个高速振荡器和一个低速振荡器。高速振荡器为内部 8MHz RC 振荡器 HIRC，低速振荡器为内部 32kHz 低速振荡器 LIRC。使用高速或低速振荡器作为系统时钟的选择是通过设置 SCC 寄存器中的 CKS2~CKS0 位决定的，系统时钟可动态选择。



系统时钟配置

内部 RC 振荡器 – HIRC

内部 RC 振荡器是一个集成的系统振荡器, 不需其它外部器件。内部 RC 振荡器具有一种固定的频率 8MHz。芯片在制造时进行调整且内部含有频率补偿电路, 使得振荡频率因电源电压、温度以及芯片制成工艺不同的影响较大程度地降低。

内部 32kHz 振荡器 – LIRC

内部 32kHz 系统振荡器是一个低频振荡器。该单片机具有完全集成 RC 振荡器, 它在 5V 电压下运行的典型频率值为 32kHz 且无需外部元件。芯片在制造时进行调整且内部含有频率补偿电路, 使得振荡器因电源电压、温度及芯片制成工艺不同的影响较大程度地降低。


工作模式和系统时钟

现今的应用要求单片机具有较高的性能及尽可能低的功耗, 这种矛盾的要求在便携式电池供电的应用领域尤为明显。高性能所需要的高速时钟将增加功耗, 反之亦然。此单片机提供高、低速两种时钟源, 它们之间可以动态切换, 用户可通过优化单片机操作来获得较佳性能 / 功耗比。

系统时钟

单片机为 CPU 和外围功能操作提供了多种不同的时钟源。用户使用寄存器编程可获取多种时钟, 进而使系统时钟获取较大的应用性能。

主系统时钟可来自高频时钟源 f_H 或低频时钟源 f_{SUB} , 通过 SCC 寄存器中的 CKS2~CKS0 位进行选择。高频时钟来自 HIRC 振荡器。低频系统时钟源来自 f_{SUB} , 若 f_{SUB} 被选择, 该低频时钟来自 LIRC 振荡器。其它系统时钟还有高速系统振荡器的分频 $f_H/2 \sim f_H/64$ 。



单片机时钟选项

注：当系统时钟源 f_{SYS} 由 f_H 到 f_{SUB} 转换时，高速振荡器可通过程序设置关闭将停止以节省耗电，或通过设置对应高频振荡器使能控制位继续为外围电路提供 $f_H \sim f_H/64$ 的频率。

系统工作模式

单片机有 6 种不同的工作模式，每种有它自身的特性，根据应用中不同的性能和功耗要求可选择不同的工作模式。单片机正常工作有两种模式：快速模式和低速模式。剩余的 4 种工作模式：休眠模式、空闲模式 0、空闲模式 1 和空闲模式 2 用于单片机 CPU 关闭时以节省耗电。

| 工作模式 | CPU | 寄存器设定 | | | f_{SYS} | f_H | f_{SUB} | f_{LIRC} |
|--------|-----|--------|--------|-----------|-------------------|-----------------------|-----------|-----------------------|
| | | FHIDEN | FSIDEN | CKS2~CKS0 | | | | |
| 快速模式 | On | x | x | 000~110 | $f_H \sim f_H/64$ | On | On | On |
| 低速模式 | On | x | x | 111 | f_{SUB} | On/Off ⁽¹⁾ | On | On |
| 空闲模式 0 | Off | 0 | 1 | 000~110 | Off | Off | On | On |
| | | | | 111 | On | | | |
| 空闲模式 1 | Off | 1 | 1 | xxx | On | On | On | On |
| 空闲模式 2 | Off | 1 | 0 | 000~110 | On | On | Off | On |
| | | | | 111 | Off | | | |
| 休眠模式 | Off | 0 | 0 | xxx | Off | Off | Off | On/Off ⁽²⁾ |

“x”：无关

- 注：1. 在低速模式下， f_H 时钟开启或关闭由对应振荡器使能位控制。
2. 在休眠模式中， f_{LIRC} 时钟的开启或关闭由 WDT 功能的使能或除能状态控制。

快速模式

这是主要的工作模式之一，单片机的所有功能均可在此模式中实现且系统时钟由高速振荡器提供。该模式下单片机正常工作的时钟源来自 HIRC 振荡器。高速振荡器频率可被分为 1~64 的不等比率，实际的比率由 SCC 寄存器中的 CKS2~CKS0 位选择。单片机使用高速振荡器分频作为系统时钟可减少工作电流。

低速模式

此模式的系统时钟虽为较低速时钟源, 但单片机仍能正常工作。该低速时钟源来自 f_{SUB} 。该时钟来源于 LIRC 振荡器。

休眠模式

在 HALT 指令执行后且 FHIDEN 和 FSIDEN 位为低时, 系统进入休眠模式。在休眠模式中 CPU 停止运行, 若看门狗定时器功能使能, 则 f_{LIRC} 时钟将继续运行。

空闲模式 0

执行 HALT 指令后且 SCC 寄存器中 FHIDEN 位为低, FSIDEN 位为高时, 系统进入空闲模式 0。在空闲模式 0 中, CPU 将被关闭但低速振荡器将开启以驱动一些外围功能。

空闲模式 1

执行 HALT 指令后且 SCC 寄存器中 FHIDEN 位为高, FSIDEN 位为高时, 系统进入空闲模式 1。在空闲模式 1 中, CPU 停止, 但会提供一个时钟源给一些外围功能。在空闲模式 1 中, 系统振荡器继续运行以驱动一些外围功能, 该系统振荡器可以为高速或低速系统振荡器。

空闲模式 2

执行 HALT 指令后且 SCC 寄存器中 FHIDEN 位为高, FSIDEN 位为低时, 系统进入空闲模式 2。在空闲模式 2 中, CPU 和低速振荡器将被关闭, 但高速振荡器将开启以驱动一些外围功能。

控制寄存器

寄存器 SCC 与 HIRCC 用于控制单片机内部时钟。

| 寄存器名称 | 位 | | | | | | | |
|-------|------|------|------|---|---|---|--------|--------|
| | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
| SCC | CKS2 | CKS1 | CKS0 | — | — | — | FHIDEN | FSIDEN |
| HIRCC | — | — | — | — | — | — | HIRCF | HIRCEN |

系统工作模式控制寄存器列表

• SCC 寄存器

| Bit | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
|------|------|------|------|---|---|---|--------|--------|
| Name | CKS2 | CKS1 | CKS0 | — | — | — | FHIDEN | FSIDEN |
| R/W | R/W | R/W | R/W | — | — | — | R/W | R/W |
| POR | 0 | 0 | 0 | — | — | — | 0 | 0 |

Bit 7~5 **CKS2~CKS0**: 系统时钟选择

000: f_H
001: $f_H/2$
010: $f_H/4$
011: $f_H/8$
100: $f_H/16$
101: $f_H/32$
110: $f_H/64$
111: f_{SUB}

这三位用于选择系统时钟源。除了 f_H 或 f_{SUB} 提供的系统时钟源外, 也可使用高频振荡器的分频作为系统时钟。

Bit 4~2 未定义, 读为“0”

- Bit 1 **FHIDEN:** CPU 关闭时的高频振荡器控制位
 0: 除能
 1: 使能
 此位用来控制在执行 HALT 指令 CPU 关闭后高速振荡器是否停止。
- Bit 0 **FSIDEN:** CPU 关闭时低频振荡器控制位
 0: 除能
 1: 使能
 此位用来控制在执行 HALT 指令 CPU 关闭后低速振荡器是否停止。

● **HIRCC 寄存器**


| Bit | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
|------|---|---|---|---|---|---|-------|--------|
| Name | — | — | — | — | — | — | HIRCF | HIRCEN |
| R/W | — | — | — | — | — | — | R | R/W |
| POR | — | — | — | — | — | — | 0 | 1 |

- Bit 7~2 未定义，读为“0”
- Bit 1 **HIRCF:** HIRC 振荡器稳定标志位
 0: HIRC 不稳定
 1: HIRC 稳定
 此位用于表明 HIRC 振荡器是否稳定。HIRCEN 位置高使能 HIRC 振荡器，HIRCF 位会先被清零，在 HIRC 稳定后会被置高。
- Bit 0 **HIRCEN:** HIRC 振荡器使能控制位
 0: 除能
 1: 使能

工作模式转换

单片机可在各个工作模式间自由切换，使得用户可根据所需选择较佳的性能 / 功耗比。用此方式，对单片机工作的性能要求不高的情况下，可使用较低频时钟以减少工作电流，在便携式应用上延长电池的使用寿命。


简单来说，快速模式和低速模式间的切换仅需设置 SCC 寄存器中的 CKS2~CKS0 位即可实现，而快速模式 / 低速模式与休眠模式 / 空闲模式间的切换经由 HALT 指令实现。当 HALT 指令执行后，单片机是否进入空闲模式或休眠模式由 SCC 寄存器中的 FHIDEN 和 FSIDEN 位决定的。



快速模式切换到低速模式

系统运行在快速模式时使用高速系统振荡器，因此较为耗电。可通过设置 SCC 寄存器中的 CKS2~CKS0 位为“111”使系统时钟切换至运行在低速模式下。此时将使用低速系统振荡器以节省耗电。用户可在对性能要求不高的操作中使用此方法以减少耗电。


低速模式的时钟源来自 LIRC 振荡器，因此要求这个振荡器在所有模式切换动作发生前稳定下来。



低速模式切换到快速模式

在低速模式时系统时钟来自 f_{SUB} 。切换回快速模式时，需设置 CKS2~CKS0 位为“000”~“110”使系统时钟从 f_{SUB} 切换到 $f_H \sim f_H/64$ 。

然而，如果在低速模式下 f_H 因未使用而关闭，那么从低速模式切换到快速模式时，它需要一定的时间来重新起振和稳定，可通过检测 HIRCC 寄存器中的 HIRCF 位进行判断，所需的高速系统振荡器稳定时间在系统上电时间电气特性中有所指定。



进入休眠模式

进入休眠模式的方法仅有一种——应用程序中执行“HALT”指令前需设置 SCC 寄存器中的 FHIDEN 和 FSIDEN 位都为“0”。在该模式下，除 WDT 功能外的所有时钟和功能都将关闭。在上述条件下执行该指令后，将发生的情况如下：

- 系统时钟将停止运行，应用程序停止在“HALT”指令处。
- 数据存储器中的内容和寄存器将保持当前值。
- 输入 / 输出口将保持当前值。
- 状态寄存器中暂停标志 PDF 将被置起，看门狗溢出标志 TO 将被清除。
- 若 WDT 功能使能，则 WDT 将被清零并重新开始计数。若 WDT 功能除能则 WDT 将被清零并停止。

进入空闲模式 0

进入空闲模式 0 的方法仅有一种——应用程序中执行“HALT”指令前需设置 SCC 寄存器中的 FHIDEN 位为“0”且 FSIDEN 位为“1”。在上述条件下执行该指令后，将发生的情况如下：

- f_H 时钟停止运行，应用程序停止在“HALT”指令处， f_{SUB} 时钟将继续运行。
- 数据存储器中的内容和寄存器将保持当前值。

- 输入 / 输出口将保持当前值。
- 状态寄存器中暂停标志 PDF 将被置起, 看门狗溢出标志 TO 将被清除。
- 若 WDT 功能使能, 则 WDT 将被清零并重新开始计数。若 WDT 功能除能则 WDT 将被清零并停止。

进入空闲模式 1

进入空闲模式 1 的方法仅有一种——应用程序中执行“HALT”指令前需设置 SCC 寄存器中的 FHIDEN 和 FSIDEN 位都为“1”。在上述条件下执行该指令后, 将发生的情况如下:

- f_H 时钟和 f_{SUB} 时钟将开启, 应用程序停止在“HALT”指令处。
- 数据存储器中的内容和寄存器将保持当前值。
- 输入 / 输出口将保持当前值。
- 状态寄存器中暂停标志 PDF 将被置起, 看门狗溢出标志 TO 将被清除。
- 若 WDT 功能使能, 则 WDT 将被清零并重新开始计数。若 WDT 功能除能则 WDT 将被清零并停止。

进入空闲模式 2

进入空闲模式 2 的方法仅有一种——应用程序中执行“HALT”指令前需设置 SCC 寄存器中的 FHIDEN 位为“1”且 FSIDEN 位为“0”。在上述条件下执行该指令后, 将发生的情况如下:

- f_H 时钟开启, f_{SUB} 时钟关闭, 应用程序停止在“HALT”指令处。
- 数据存储器中的内容和寄存器将保持当前值。
- 输入 / 输出口将保持当前值。
- 状态寄存器中暂停标志 PDF 将被置起, 看门狗溢出标志 TO 将被清除。
- 若 WDT 功能使能, 则 WDT 将被清零并重新开始计数。若 WDT 功能除能则 WDT 将被清零并停止。

待机电流注意事项

由于单片机进入休眠或空闲模式的主要原因是将 MCU 的电流降低到尽可能低, 可能到只有几个微安的级别 (空闲模式 1 和空闲模式 2 除外), 所以如果要将电路的电流进一步降低, 电路设计者还应有其它的考虑。应该特别注意的是单片机的输入 / 输出引脚。所有高阻抗输入脚都必须连接到固定的高或低电平, 因为引脚浮空会造成内部振荡并导致耗电增加。这也应用于有不同封装的单片机, 因为它们可能含有未引出的引脚, 这些引脚也必须设为输出或带有上拉电阻的输入。

另外应注意单片机设为输出的 I/O 引脚上的负载。应将它们设置在有最小拉电流的状态或将它们和其它的 CMOS 输入一样接到没有拉电流的外部电路上。还需注意的是 LIRC 振荡器的使能也会消耗额外的待机电流。

在空闲模式 1 和空闲模式 2 中高速振荡器开启, 若外围功能时钟源来自高速系统振荡器, 额外的待机电流也可能会有几百微安。

唤醒

单片机进入休眠模式或空闲模式后，系统时钟将停止以降低功耗。然而当单片机再次唤醒，原来的系统时钟重新起振、稳定且恢复正常工作需要一定的时间。系统进入休眠或空闲模式之后，可以通过以下几种方式唤醒：

- PA 口下降沿
- 系统中断
- WDT 溢出

当单片机执行“HALT”指令，PDF 将被置位。系统上电或执行清除看门狗的指令，会清零 PDF；若由 WDT 溢出唤醒，则会发生看门狗定时器复位。看门狗计数器溢出将会置位 TO 标志并唤醒系统，这种复位会重置程序计数器和堆栈指针，其它标志保持原有状态。

PA 口中的每个引脚都可以通过 PAWU 寄存器使能下降沿唤醒功能。PA 端口唤醒后，程序将在“HALT”指令后继续执行。如果系统是通过中断唤醒，则有两种可能发生。第一种情况是：相关中断除能或是中断使能且堆栈已满，则程序会在“HALT”指令之后继续执行。这种情况下，唤醒系统的中断会等到相关中断使能或有堆栈层可以使用之后才执行。第二种情况是：相关中断使能且堆栈未满，则中断可以马上执行。如果在进入休眠或空闲模式之前中断标志位已经被设置为“1”，则相关中断的唤醒功能将无效。

看门狗定时器

看门狗定时器的功能在于防止如电磁的干扰等外部不可控制事件，所造成的程序不正常动作或跳转到未知的地址。

看门狗定时器时钟源

WDT 定时器时钟源来自于内部时钟 f_{LIRC} ，由内部振荡器 LIRC 提供。看门狗定时器的时钟源可分频为 $2^8 \sim 2^{18}$ 以提供更大的溢出周期，分频比由 WDTC 寄存器中的 WS2~WS0 位来决定。内部振荡器 LIRC 的频率大约为 32kHz。需要注意的是，具体的内部时钟周期随 V_{DD} 、温度和制程的不同而变化。

看门狗定时器控制寄存器

WDTC 寄存器用于控制 WDT 功能的使能 / 除能控制，溢出周期选择及复位单片机操作。

- **WDTC 寄存器**

| Bit | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
|------|-----|-----|-----|-----|-----|-----|-----|-----|
| Name | WE4 | WE3 | WE2 | WE1 | WE0 | WS2 | WS1 | WS0 |
| R/W | R/W | R/W | R/W | R/W | R/W | R/W | R/W | R/W |
| POR | 0 | 1 | 0 | 1 | 0 | 0 | 1 | 1 |

Bit 7~3 **WE4~WE0:** WDT 软件控制位

10101: 除能
01010: 使能
其它值: MCU 复位

如果由于不利的环境因素使这些位变为其它值，单片机将复位。复位动作发生在一段延迟时间 t_{SRESET} 后，且 RSTFC 寄存器的 WRF 位将置为“1”。

Bit 2~0 **WS2~WS0**: WDT 溢出周期选择位
 000: $2^8/f_{LIRC}$
 001: $2^{10}/f_{LIRC}$
 010: $2^{12}/f_{LIRC}$
 011: $2^{14}/f_{LIRC}$
 100: $2^{15}/f_{LIRC}$
 101: $2^{16}/f_{LIRC}$
 110: $2^{17}/f_{LIRC}$
 111: $2^{18}/f_{LIRC}$

这三位控制 WDT 时钟源的分频比, 从而实现对 WDT 溢出周期的控制。

● RSTFC 寄存器

| Bit | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
|------|---|---|---|---|------|------|-----|-----|
| Name | — | — | — | — | RSTF | LVRF | LRF | WRF |
| R/W | — | — | — | — | R/W | R/W | R/W | R/W |
| POR | — | — | — | — | 0 | x | 0 | 0 |

“x”：未知

Bit 7~4 未定义, 读为“0”
 Bit 3 **RSTF**: RSTC 寄存器软件复位标志位
 详见“内部复位控制”章节
 Bit 2 **LVRF**: LVR 复位标志位
 详见“低电压复位”章节
 Bit 1 **LRF**: LVR 控制寄存器软件复位标志位
 详见“低电压复位”章节
 Bit 0 **WRF**: WDT 控制寄存器软件复位标志位

0: 未发生
 1: 发生

当 WDT 控制寄存器软件复位发生时, 此位被置为“1”。因注意此位只能通过应用程序清零。

看门狗定时器操作

当 WDT 溢出时, 它产生一个芯片复位的动作。这也就意味着正常工作期间, 用户需在应用程序中看门狗溢出前有策略地清除看门狗定时器以防止其产生复位, 可使用清除看门狗指令实现。无论什么原因, 程序失常跳转到一个未知的地址或进入一个死循环, 这个清除指令不能被正确执行, 此种情况下, 看门狗将溢出以使单片机复位。看门狗定时器控制寄存器 WDTC 中的 WE4~WE0 位可提供使能 / 除能控制以及控制看门狗定时器复位操作。当 WE4~WE0 设置为“10101B”时除能 WDT 功能, 而当设置为“01010B”时使能 WDT 功能。如果 WE4~WE0 设置为除“01010B”和“10101B”以外的值时, 单片机将在一段延迟时间 t_{SRESET} 后复位。上电后这些位的值为“01010B”。

| WE4~WE0 | WDT 功能 |
|---------|--------|
| 10101B | 除能 |
| 01010B | 使能 |
| 其它值 | 复位 MCU |


看门狗定时器使能 / 除能控制

程序正常运行时, WDT 溢出将导致芯片复位, 并置位状态标志位 TO。若系统处于休眠或空闲模式, 当 WDT 发生溢出时, 状态寄存器中的 TO 标志位会被置位, 且只有程序计数器 PC 和堆栈指针 SP 会被复位。有三种方法可以用来清

除 WDT 的内容。第一种是 WDT 复位，即将 WE4~WE0 位设置成除了“01010B”和“10101B”外的任意值；第二种是通过看门狗定时器软件清除指令，而第三种是通过“HALT”指令。

该单片机只有一种软件指令清除 WDT 的方式，即看门狗指令“CLR WDT”。因此只要执行“CLR WDT”便能清除 WDT。

当设置分频比为 2^{18} 时，溢出周期最大。例如，时钟源为 32kHz LIRC 振荡器，分频比为 2^{18} 时最大溢出周期约 8s，分频比为 2^8 时最小溢出周期约 8ms。



看门狗定时器

复位和初始化

复位功能在任何单片机中基本的部分，使得单片机可以设置一些与外部参数无关的先置条件。最重要的复位条件是在单片机首次上电以后，经过短暂的延迟，内部硬件电路使得单片机处于预期的稳定状态并开始执行第一条程序指令。上电复位以后，在程序执行之前，部分重要的内部寄存器将会被设置为预先设置的状态。程序计数器就是其中之一，它会被清除为零，使得单片机从最低的程序存储器地址开始执行程序。


看门狗定时器溢出也是单片机复位方式之一。不同方式的复位操作会对寄存器产生不同的影响。另一种复位为低电压复位即 LVR 复位，在电源供应电压低于一定阈值的时候，系统会产生完全复位。

复位功能

通过内部事件触发复位，单片机共有以下几种复位方式：

上电复位

这是最基本且不可避免的复位，发生在单片机上电后。除了保证程序存储器从开始地址执行，上电复位也使得其它寄存器被设置在预设条件。所有的输入/输出端口控制寄存器在上电复位时会保持高电平，以确保上电后所有引脚被设置为输入状态。



上电复位时序图

内部复位控制

内部复位控制寄存器 RSTC 用于在单片机操作因环境噪声干扰不能正常运行时复位。如果 RSTC 寄存器设置为 01010101B 或 10101010B 外的其它任意值, 则经过延迟时间 t_{SRESET} 后单片机复位。上电后这几位的值为 01010101B。

| RSTC7~RSTC0 | 复位功能 |
|-------------|--------|
| 01010101B | 无操作 |
| 10101010B | 无操作 |
| 其它任意值 | 复位 MCU |

内部复位功能控制

● RSTC 寄存器

| Bit | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
|------|-------|-------|-------|-------|-------|-------|-------|-------|
| Name | RSTC7 | RSTC6 | RSTC5 | RSTC4 | RSTC3 | RSTC2 | RSTC1 | RSTC0 |
| R/W | R/W | R/W | R/W | R/W | R/W | R/W | R/W | R/W |
| POR | 0 | 1 | 0 | 1 | 0 | 1 | 0 | 1 |

Bit 7~0 **RSTC7~RSTC0:** 复位功能控制位

01010101: 无操作

10101010: 无操作

其它: MCU 复位

如果由于不利的环境因素使这些位发生改变, 单片机将复位。复位动作发生在一段延迟时间 t_{SRESET} 后, 且 RSTFC 寄存器的 RSTF 位将置为“1”。

● RSTFC 寄存器

| Bit | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
|------|---|---|---|---|------|------|-----|-----|
| Name | — | — | — | — | RSTF | LVRF | LRF | WRF |
| R/W | — | — | — | — | R/W | R/W | R/W | R/W |
| POR | — | — | — | — | 0 | x | 0 | 0 |

“x”: 未知

Bit 7~4 未定义, 读为“0”

Bit 3 **RSTF:** 复位控制寄存器软件复位标志位

0: 未发生

1: 发生

当 RSTC 控制寄存器软件复位发生时, 此位被置为“1”。注意此位只能通过应用程序清零。

Bit 2 **LVRF:** LVR 复位标志位

详见“低电压复位”章节

Bit 1 **LRF:** LVR 控制寄存器软件复位标志位

详见“低电压复位”章节


Bit 0 **WRF:** WDT 控制寄存器软件复位标志位

详见“看门狗定时器控制寄存器”章节

低电压复位 – LVR

单片机具有低电压复位电路, 用来监测它的电源电压。在快速和低速模式中, LVR 始终使能, 并会设置一个电源复位低电压, V_{LVR} 。例如在更换电池的情况下, 单片机供应的电压可能会在 $0.9V \sim V_{LVR}$ 之间, 这时 LVR 将会自动复位单片机且 RSTFC 寄存器中的 LVRF 标志位置位。LVR 包含以下的规格: 有效的 LVR 信号, 即在 $0.9V \sim V_{LVR}$ 的低电压状态的时间, 必须超过 LVD/LVR 电气特

性中 t_{LVR} 参数的值。如果低电压存在不超过 t_{LVR} 参数的值，则 LVR 将会忽略它且不会执行复位功能。 V_{LVR} 参数值通过 LVRC 寄存器中的 LVS 位段选择。若 LVS7~LVS0 位段的值由于不利的环境因素如噪声而发生改变，单片机将在一段延迟时间 t_{SRESET} 后复位，此时 RSTFC 寄存器中的 LRF 位将被置为 1。上电后该寄存器的默认值为 01010101B。注意当单片机进入空闲或休眠模式，LVR 功能将自动除能。



● LVRC 寄存器

| Bit | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
|------|------|------|------|------|------|------|------|------|
| Name | LVS7 | LVS6 | LVS5 | LVS4 | LVS3 | LVS2 | LVS1 | LVS0 |
| R/W | R/W | R/W | R/W | R/W | R/W | R/W | R/W | R/W |
| POR | 0 | 1 | 0 | 1 | 0 | 1 | 0 | 1 |

Bit 7~0 **LVS7~LVS0:** LVR 电压选择

01010101: 2.1V
00110011: 2.55V
10011001: 3.15V
10101010: 3.8V

其它值: 单片机复位 – 寄存器复位为 POR 值

若低电压情况发生且满足以上定义的低电压复位值，则单片机复位。当低电压状态保持时间大于 t_{LVR} 后，响应复位。此时复位后的寄存器内容保持不变。

除了以上定义的低电压复位值外，其它值也能导致单片机复位。需要经过一段延迟时间 t_{SRESET} 才响应复位。但此时寄存器内容将复位为 POR 值。

● RSTFC 寄存器

| Bit | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
|------|---|---|---|---|------|------|-----|-----|
| Name | — | — | — | — | RSTF | LVRF | LRF | WRF |
| R/W | — | — | — | — | R/W | R/W | R/W | R/W |
| POR | — | — | — | — | 0 | x | 0 | 0 |

“x”：未知

Bit 7~4 未定义，读为“0”

Bit 3 **RSTF:** 复位控制寄存器软件复位标志位
详见“内部复位控制”章节


Bit 2 **LVRF:** LVR 复位标志位
0: 未发生
1: 发生
此位在出现指定低电压复位情况时被置位且仅能由应用程序清零。

Bit 1 **LRF:** LVR 控制寄存器 LVRC 软件复位标志位
0: 未发生
1: 发生
当 LVRC 寄存器的值不属于任何具体定义的 LVR 电压寄存器值时此位被置位。该复位方式与软件复位功能很相似。此位只能由应用程序清零。

Bit 0 **WRF:** WDT 控制寄存器软件复位标志位
详见“看门狗定时器控制寄存器”章节

正常运行时的看门狗溢出复位


当正常运行时发生看门狗溢出复位，看门狗溢出标志位 TO 将被设为“1”。



正常运行时看门狗溢出时序图

休眠或空闲时的看门狗溢出复位

休眠或空闲时看门狗溢出复位和其它种类的复位有些不同。除了程序计数器与堆栈指针将被清“0”及 TO 位被设为“1”外，绝大部分的条件保持不变。图中 t_{SST} 的详细说明请参考系统上电时间电气特性。



休眠或空闲时的看门狗溢出复位时序图

复位初始状态

不同的复位形式以不同的途径影响复位标志位。这些标志位，即 PDF 和 TO 位存放在状态寄存器中，由休眠或空闲模式功能或看门狗计数器几种控制器操作控制。复位标志位如下所示：

| TO | PDF | 复位条件 |
|----|-----|----------------------|
| 0 | 0 | 上电复位 |
| u | u | 快速模式或低速模式时的 LVR 复位 |
| 1 | u | 快速模式或低速模式时的 WDT 溢出复位 |
| 1 | 1 | 空闲或休眠模式时的 WDT 溢出复位 |

“u”：不变

在单片机上电复位之后，各功能单元初始化的情形，列于下表。

| 项目 | 复位后情况 |
|----------|-------------------|
| 程序计数器 | 清除为零 |
| 中断 | 所有中断被除能 |
| WDT, 时基 | 复位后清零, 且 WDT 开始计数 |
| 定时器模块 | 定时器模块停止 |
| 输入 / 输出口 | I/O 口设为输入模式 |
| 堆栈指针 | 堆栈指针指向堆栈顶端 |

不同的复位形式对单片机内部寄存器的影响是不同的。为保证复位后程序能正常执行，了解寄存器在特定条件复位后的状态是非常重要的。下表即为不同方式复位后内部寄存器的状况。注意对于存在多种封装的单片机，下表反映的是较大封装类型的情况。

| 寄存器名称 | 上电复位 | LVR 复位 (正常运行) | WDT 溢出 (正常运行) | WDT 溢出 (空闲 / 休眠) |
|--------|-----------|------------------|------------------|---------------------|
| IAR0 | 0000 0000 | 0000 0000 | 0000 0000 | uuuu uuuu |
| MP0 | 0000 0000 | 0000 0000 | 0000 0000 | uuuu uuuu |
| IAR1 | 0000 0000 | 0000 0000 | 0000 0000 | uuuu uuuu |
| MP1L | 0000 0000 | 0000 0000 | 0000 0000 | uuuu uuuu |
| MP1H | 0000 0000 | 0000 0000 | 0000 0000 | uuuu uuuu |
| ACC | xxxx xxxx | uuuu uuuu | uuuu uuuu | uuuu uuuu |
| PCL | 0000 0000 | 0000 0000 | 0000 0000 | 0000 0000 |
| TBLP | xxxx xxxx | uuuu uuuu | uuuu uuuu | uuuu uuuu |
| TBLH | xxxx xxxx | uuuu uuuu | uuuu uuuu | uuuu uuuu |
| TBHP | ---x xxxx | ---u uuuu | ---u uuuu | ---u uuuu |
| STATUS | xx00 xxxx | uuuu uuuu | uu1u uuuu | uu11 uuuu |
| IAR2 | 0000 0000 | 0000 0000 | 0000 0000 | uuuu uuuu |
| MP2L | 0000 0000 | 0000 0000 | 0000 0000 | uuuu uuuu |
| MP2H | 0000 0000 | 0000 0000 | 0000 0000 | uuuu uuuu |
| RSTFC | ---- 0x00 | ---- u1uu | ---- uuuu | ---- uuuu |
| SCC | 000- --00 | 000- --00 | 000- --00 | uuu- --uu |
| HIRCC | ---- --01 | ---- --01 | ---- --01 | ---- --uu |
| PA | 1111 1111 | 1111 1111 | 1111 1111 | uuuu uuuu |
| PAC | 1111 1111 | 1111 1111 | 1111 1111 | uuuu uuuu |
| PAPU | 0000 0000 | 0000 0000 | 0000 0000 | uuuu uuuu |
| PAWU | 0000 0000 | 0000 0000 | 0000 0000 | uuuu uuuu |
| RSTC | 0101 0101 | 0101 0101 | 0101 0101 | uuuu uuuu |
| LVRC | 0101 0101 | uuuu uuuu | 0101 0101 | uuuu uuuu |
| LVDC | --00 0000 | --00 0000 | --00 0000 | --uu uuuu |
| MF10 | --00 --00 | --00 --00 | --00 --00 | --uu --uu |
| MF11 | --00 --00 | --00 --00 | --00 --00 | --uu --uu |
| MF12 | --00 --00 | --00 --00 | --00 --00 | --uu --uu |
| WDTC | 0101 0011 | 0101 0011 | 0101 0011 | uuuu uuuu |
| INTEG | ---- 0000 | ---- 0000 | ---- 0000 | ---- uuuu |
| INTC0 | -000 0000 | -000 0000 | -000 0000 | -uuu uuuu |
| INTC1 | 0000 0000 | 0000 0000 | 0000 0000 | uuuu uuuu |
| INTC2 | -000 -000 | -000 -000 | -000 -000 | -uuu -uuu |
| PB | 1111 1111 | 1111 1111 | 1111 1111 | uuuu uuuu |
| PBC | 1111 1111 | 1111 1111 | 1111 1111 | uuuu uuuu |
| PBPU | 0000 0000 | 0000 0000 | 0000 0000 | uuuu uuuu |
| PC | ---- ---1 | ---- ---1 | ---- ---1 | ---- ---u |
| PCC | ---- ---1 | ---- ---1 | ---- ---1 | ---- ---u |

| 寄存器名称 | 上电复位 | LVR 复位 (正常运行) | WDT 溢出 (正常运行) | WDT 溢出 (空闲 / 休眠) |
|---------|-----------|------------------|------------------|---------------------|
| PCPU | ---- ---0 | ---- ---0 | ---- ---0 | ---- ---u |
| PSCR | ---- --00 | ---- --00 | ---- --00 | ---- --uu |
| TBOC | 0--- -000 | 0--- -000 | 0--- -000 | u--- -uuu |
| TBIC | 0--- -000 | 0--- -000 | 0--- -000 | u--- -uuu |
| PAS0 | 00-- 00-- | 00-- 00-- | 00-- 00-- | uu-- uu-- |
| PAS1 | 0000 0000 | 0000 0000 | 0000 0000 | uuuu uuuu |
| PBS0 | 0000 ---- | 0000 ---- | 0000 ---- | uuuu ---- |
| PBS1 | --00 0000 | --00 0000 | --00 0000 | --uu uuuu |
| PCS0 | ---- --00 | ---- --00 | ---- --00 | ---- --uu |
| SPIC0 | 111- --00 | 111- --00 | 111- --00 | uuu- --uu |
| SPIC1 | --00 0000 | --00 0000 | --00 0000 | --uu uuuu |
| SPID | xxxx xxxx | xxxx xxxx | xxxx xxxx | uuuu uuuu |
| USR | 0000 1011 | 0000 1011 | 0000 1011 | uuuu uuuu |
| UCR1 | 0000 00x0 | 0000 00x0 | 0000 00x0 | uuuu uuuu |
| UCR2 | 0000 0000 | 0000 0000 | 0000 0000 | uuuu uuuu |
| TXR_RXR | xxxx xxxx | xxxx xxxx | xxxx xxxx | uuuu uuuu |
| BRG | xxxx xxxx | xxxx xxxx | xxxx xxxx | uuuu uuuu |
| EEA | -000 0000 | -000 0000 | -000 0000 | -uuu uuuu |
| EED | 0000 0000 | 0000 0000 | 0000 0000 | uuuu uuuu |
| CTM0C0 | 0000 0000 | 0000 0000 | 0000 0000 | uuuu uuuu |
| CTM0C1 | 0000 0000 | 0000 0000 | 0000 0000 | uuuu uuuu |
| CTM0DL | 0000 0000 | 0000 0000 | 0000 0000 | uuuu uuuu |
| CTM0DH | ---- --00 | ---- --00 | ---- --00 | ---- --uu |
| CTM0AL | 0000 0000 | 0000 0000 | 0000 0000 | uuuu uuuu |
| CTM0AH | ---- --00 | ---- --00 | ---- --00 | ---- --uu |
| CTM1C0 | 0000 0000 | 0000 0000 | 0000 0000 | uuuu uuuu |
| CTM1C1 | 0000 0000 | 0000 0000 | 0000 0000 | uuuu uuuu |
| CTM1DL | 0000 0000 | 0000 0000 | 0000 0000 | uuuu uuuu |
| CTM1DH | ---- --00 | ---- --00 | ---- --00 | ---- --uu |
| CTM1AL | 0000 0000 | 0000 0000 | 0000 0000 | uuuu uuuu |
| CTM1AH | ---- --00 | ---- --00 | ---- --00 | ---- --uu |
| IFS | ---- --00 | ---- --00 | ---- --00 | ---- --uu |
| ADCS | ---0 0000 | ---0 0000 | ---0 0000 | ---u uuuu |
| ADCR0 | 0010 00-0 | 0010 00-0 | 0010 00-0 | uuuu uu-u |
| ADCR1 | 000- -00- | 000- -00- | 000- -00- | uuu- -uu- |
| PWRC | 0--- -000 | 0--- -000 | 0--- -000 | u--- -uuu |
| PGAC0 | -000 0000 | -000 0000 | -000 0000 | -uuu uuuu |
| PGAC1 | -000 000- | -000 000- | -000 000- | -uuu uu- |
| PGACS | 0000 0000 | 0000 0000 | 0000 0000 | uuuu uuuu |
| ADRL | xxxx xxxx | xxxx xxxx | xxxx xxxx | uuuu uuuu |

| 寄存器名称 | 上电复位 | LVR 复位 (正常运行) | WDT 溢出 (正常运行) | WDT 溢出 (空闲 / 休眠) |
|--------|-----------|------------------|------------------|---------------------|
| ADRM | xxxx xxxx | xxxx xxxx | xxxx xxxx | uuuu uuuu |
| ADRH | xxxx xxxx | xxxx xxxx | xxxx xxxx | uuuu uuuu |
| DSOPC | 0--- 0000 | 0--- 0000 | 0--- 0000 | u--- uuuu |
| DSVCMC | ---- 1010 | ---- 1010 | ---- 1010 | ---- uuuu |
| SLEDC0 | 0000 0000 | 0000 0000 | 0000 0000 | uuuu uuuu |
| SLEDC1 | ---- --00 | ---- --00 | ---- --00 | ---- --uu |
| LCDC0 | 0--- -000 | 0--- -000 | 0--- -000 | u--- -uuu |
| LCDCP | ---0 0-00 | ---0 0-00 | ---0 0-00 | ---u u-uu |
| COMS | ---- --00 | ---- --00 | ---- --00 | ---- --uu |
| EEC | ---- 0000 | ---- 0000 | ---- 0000 | ---- uuuu |

注：“u”表示未改变
“x”表示未知
“-”表示未定义

输入 / 输出端口

Holtek 单片机的输入 / 输出口控制具有很大的灵活性。大部分引脚可在用户程序控制下被设定为输入或输出。所有引脚的上拉电阻设置以及指定引脚的唤醒设置也都由软件控制，这些特性也使得此类单片机在广泛应用上都能符合开发的需求。

此单片机提供了双向输入 / 输出口 PA~PC。这些端口在数据存储器有特定的地址，如特殊功能数据存储器表所示。所有 I/O 口用于输入输出操作。作为输入操作，输入引脚无锁存功能，也就是说输入数据必须在执行“MOV A, [m]”，T2 的上升沿准备好，m 为端口地址。对于输出操作，所有数据都是被锁存的，且保持不变直到输出锁存被重写。

| 寄存器名称 | 位 | | | | | | | |
|-------|-------|-------|-------|-------|-------|-------|-------|-------|
| | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
| PA | PA7 | PA6 | PA5 | PA4 | PA3 | PA2 | PA1 | PA0 |
| PAC | PAC7 | PAC6 | PAC5 | PAC4 | PAC3 | PAC2 | PAC1 | PAC0 |
| PAPU | PAPU7 | PAPU6 | PAPU5 | PAPU4 | PAPU3 | PAPU2 | PAPU1 | PAPU0 |
| PAWU | PAWU7 | PAWU6 | PAWU5 | PAWU4 | PAWU3 | PAWU2 | PAWU1 | PAWU0 |
| PB | PB7 | PB6 | PB5 | PB4 | PB3 | PB2 | PB1 | PB0 |
| PBC | PBC7 | PBC6 | PBC5 | PBC4 | PBC3 | PBC2 | PBC1 | PBC0 |
| PBPU | PBPU7 | PBPU6 | PBPU5 | PBPU4 | PBPU3 | PBPU2 | PBPU1 | PBPU0 |
| PC | — | — | — | — | — | — | — | PC0 |
| PCC | — | — | — | — | — | — | — | PCC0 |
| PCPU | — | — | — | — | — | — | — | PCPU0 |

“—”：未定义

输入 / 输出逻辑功能寄存器列表

上拉电阻

许多产品应用在端口处于输入状态时需要外加一个上拉电阻来实现上拉的功能。为了免去外部上拉电阻，当引脚规划为输入时，可由内部连接到一个上拉电阻。这些上拉电阻可通过寄存器 PAPU~PCPU 来设置，它用一个 PMOS 晶体管来实现上拉电阻功能。

应注意只有在引脚共用功能用脚配置为数字输入或 NMOS 输出时，可通过相关上拉控制寄存器控制上拉电阻，否则，上拉电阻无法被使能。

• PxPU 寄存器

| Bit | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
|------|-------|-------|-------|-------|-------|-------|-------|-------|
| Name | PxPU7 | PxPU6 | PxPU5 | PxPU4 | PxPU3 | PxPU2 | PxPU1 | PxPU0 |
| R/W | R/W | R/W | R/W | R/W | R/W | R/W | R/W | R/W |
| POR | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |

PxPUn: I/O 端口 x 引脚上拉功能控制

0: 除能
1: 使能

PxPUn 用于控制引脚上拉功能。这里的 x 可以是 A、B 或 C。但是，每个 I/O 端口的实际有效位可能不同。

PA 口唤醒

当使用“HALT”指令迫使单片机进入休眠或空闲模式，单片机的系统时钟将会停止以降低功耗，此功能对于电池及低功耗应用很重要。唤醒单片机有很多种方法，其中之一就是使 PA 口的其中一个引脚从高电平转为低电平。这个功能特别适合于通过外部开关来唤醒的应用。PA 口的每个引脚可以通过设置 PAWU 寄存器来单独选择是否具有唤醒功能。

应注意只有在引脚共用功能选择为通用 I/O 功能输入类型且单片机进入空闲或休眠模式时，此功能可由唤醒控制寄存器控制。

• PAWU 寄存器

| Bit | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
|------|-------|-------|-------|-------|-------|-------|-------|-------|
| Name | PAWU7 | PAWU6 | PAWU5 | PAWU4 | PAWU3 | PAWU2 | PAWU1 | PAWU0 |
| R/W | R/W | R/W | R/W | R/W | R/W | R/W | R/W | R/W |
| POR | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |

Bit 7~0 **PAWU7-PAWU0:** PA 端口引脚唤醒功能控制

0: 除能
1: 使能

输入 / 输出端口控制寄存器

每一个输入 / 输出口都具有各自的控制寄存器 PAC~PCC，用来控制输入 / 输出状态。从而每个 I/O 引脚都可以通过软件控制，动态的设置为 CMOS 输出或输入。所有的 I/O 端口的引脚都各自对应于 I/O 端口控制的某一位。若 I/O 引脚要实现输入功能，则对应的控制寄存器的位需要设置为“1”。这时程序指令可以直接读取输入脚的逻辑状态。若控制寄存器相应的位被设定为“0”，则此引脚被设置为 CMOS 输出。当引脚设置为输出状态时，程序指令读取的是输出端口寄存器的内容。注意，如果对输出口做读取动作时，程序读取到的是内部输出数据锁存器中的状态，而不是输出引脚上实际的逻辑状态。

● **PxC 寄存器**

| Bit | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
|------|------|------|------|------|------|------|------|------|
| Name | PxC7 | PxC6 | PxC5 | PxC4 | PxC3 | PxC2 | PxC1 | PxC0 |
| R/W | R/W | R/W | R/W | R/W | R/W | R/W | R/W | R/W |
| POR | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 |

PxCn: I/O 端口 x 引脚类型选择

0: 输出

1: 输入

PxCn 用于控制引脚类型选择。这里的 x 可以是 A、B 或 C。但是，每个 I/O 端口的实际有效位可能不同。

输入 / 输出端口源电流控制

该单片机的每个 I/O 口都支持不同的源电流驱动能力。通过配置相应的选择寄存器 SLEDC0 和 SLEDC1，特定的 I/O 端口可支持 4 个 Level 的源电流驱动能力。用户可参考输入 / 输出口电气特性章节为不同应用选择所需的源电流。

● **SLEDC0 寄存器**

| Bit | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
|------|---------|---------|---------|---------|---------|---------|---------|---------|
| Name | SLEDC07 | SLEDC06 | SLEDC05 | SLEDC04 | SLEDC03 | SLEDC02 | SLEDC01 | SLEDC00 |
| R/W | R/W | R/W | R/W | R/W | R/W | R/W | R/W | R/W |
| POR | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |

Bit 7~6 **SLEDC07~SLEDC06:** PB7~PB4 源电流选择

00: Level 0 (最小)

01: Level 1

10: Level 2

11: Level 3 (最大)

Bit 5~4 **SLEDC05~SLEDC04:** PB3~PB0 源电流选择

00: Level 0 (最小)

01: Level 1

10: Level 2

11: Level 3 (最大)

Bit 3~2 **SLEDC03~SLEDC02:** PA7~PA4 源电流选择

00: Level 0 (最小)

01: Level 1

10: Level 2

11: Level 3 (最大)

Bit 1~0 **SLEDC01~SLEDC00:** PA3~PA0 源电流选择

00: Level 0 (最小)

01: Level 1

10: Level 2

11: Level 3 (最大)

• SLEDC1 寄存器

| Bit | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
|------|---|---|---|---|---|---|---------|---------|
| Name | — | — | — | — | — | — | SLEDC11 | SLEDC10 |
| R/W | — | — | — | — | — | — | R/W | R/W |
| POR | — | — | — | — | — | — | 0 | 0 |

Bit 7~2 未定义, 读为“0”

Bit 1~0 **SLEDC11~SLEDC10**: PC0 源电流选择
00: Level 0 (最小)
01: Level 1
10: Level 2
11: Level 3 (最大)

引脚共用功能

引脚的多功能可以增加单片机应用的灵活性。有限的引脚个数将会限制设计者, 而引脚的多功能将会解决很多此类问题。此外, 这些引脚功能可以通过应用程序控制一系列寄存器进行设定。

引脚共用功能选择寄存器

封装中有限的引脚个数会对单片机某些功能造成影响。然而, 引脚功能共用功能通过引脚功能选择, 使得小封装单片机具有更多不同的功能。该单片机具有端口“x”输出功能选择寄存器“n”, 即寄存器 P_xS_n, 和输入功能选择寄存器, 即寄存器 IFS, 用于选择多功能共用引脚上的所需功能。此外, 该单片机还有一个 COMS 寄存器, 可用于在 LCD SEG 和 COM 功能共用同一个引脚时选择实际引脚功能。

需要注意的一点是要确保所需引脚共用功能被正确地选中和取消。对于多数引脚共用功能, 要正确地选择所需引脚共用功能, 需通过对相应的引脚共用控制寄存器正确配置来实现。接着配置相应的外围功能设定从而使能这些外围功能。但是, 在设置相关引脚控制字段时, 一些数字输入引脚如 INT_n、CTCK_n 等, 与对应的通用 I/O 口共用同一个引脚共用设置选项。要选择这些引脚功能, 除了上述的必要的引脚共用控制和外围功能设置外, 还必须将其对应的端口控制寄存器位设置为输入。要正确地取消选择的引脚共用功能, 应先除能外围功能, 接着修改相应的引脚共用功能控制寄存器以选择其它引脚共用功能。

| 寄存器名称 | 位 | | | | | | | |
|-------|-------|-------|-------|-------|-------|-------|-------|-------|
| | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
| PAS0 | PAS07 | PAS06 | — | — | PAS03 | PAS02 | — | — |
| PAS1 | PAS17 | PAS16 | PAS15 | PAS14 | PAS13 | PAS12 | PAS11 | PAS10 |
| PBS0 | PBS07 | PBS06 | PBS05 | PBS04 | — | — | — | — |
| PBS1 | — | — | PBS15 | PBS14 | PBS13 | PBS12 | PBS11 | PBS10 |
| PCS0 | — | — | — | — | — | — | PCS01 | PCS00 |
| IFS | — | — | — | — | — | — | IFS1 | IFS0 |
| COMS | — | — | — | — | — | — | COMS1 | COMS0 |

引脚共用功能选择寄存器列表

● PAS0 寄存器

| Bit | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
|------|-------|-------|---|---|-------|-------|---|---|
| Name | PAS07 | PAS06 | — | — | PAS03 | PAS02 | — | — |
| R/W | R/W | R/W | — | — | R/W | R/W | — | — |
| POR | 0 | 0 | — | — | 0 | 0 | — | — |

Bit 7~6 **PAS07~PAS06:** PA3 引脚共用功能选择
00/11: PA3
01: CTP1
10: AN7

Bit 5~4 未定义, 读为“0”

Bit 3~2 **PAS03~PAS02:** PA1 引脚共用功能选择
00/01/11: PA1/INT0
10: AN6

Bit 1~0 未定义, 读为“0”

● PAS1 寄存器

| Bit | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
|------|-------|-------|-------|-------|-------|-------|-------|-------|
| Name | PAS17 | PAS16 | PAS15 | PAS14 | PAS13 | PAS12 | PAS11 | PAS10 |
| R/W | R/W | R/W | R/W | R/W | R/W | R/W | R/W | R/W |
| POR | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |

Bit 7~6 **PAS17~PAS16:** PA7 引脚共用功能选择
00: PA7
01: CTP0B
10: SPISDI
11: RX

Bit 5~4 **PAS15~PAS14:** PA6 引脚共用功能选择
00/11: PA6
01: SPISDO
10: TX

Bit 3~2 **PAS13~PAS12:** PA5 引脚共用功能选择
00/11: PA5
01: CTP1B
10: SPISCS

Bit 1~0 **PAS11~PAS10:** PA4 引脚共用功能选择
00/10/11: PA4
01: SPISCK

● PBS0 寄存器

| Bit | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
|------|-------|-------|-------|-------|---|---|---|---|
| Name | PBS07 | PBS06 | PBS05 | PBS04 | — | — | — | — |
| R/W | R/W | R/W | R/W | R/W | — | — | — | — |
| POR | 0 | 0 | 0 | 0 | — | — | — | — |

Bit 7~6 **PBS07~PBS06:** PB3 引脚共用功能选择
00/10/11: PB3
01: OPIP

Bit 5~4 **PBS05~PBS04:** PB2 引脚共用功能选择
00/10/11: PB2/INT1
01: LVDIN

Bit 3~0 未定义, 读为“0”

● **PBS1 寄存器**

| Bit | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
|------|---|---|-------|-------|-------|-------|-------|-------|
| Name | — | — | PBS15 | PBS14 | PBS13 | PBS12 | PBS11 | PBS10 |
| R/W | — | — | R/W | R/W | R/W | R/W | R/W | R/W |
| POR | — | — | 0 | 0 | 0 | 0 | 0 | 0 |

Bit 7~6 未定义, 读为“0”

Bit 5~4 **PBS15~PBS14:** PB6 引脚共用功能选择
 00/11: PB6
 01: SPISDO
 10: TX

Bit 3~2 **PBS13~PBS12:** PB5 引脚共用功能选择
 00: PB5
 01: SPISDI
 10: RX
 11: AN5

Bit 1~0 **PBS11~PBS10:** PB4 引脚共用功能选择
 00/11: PB4/CTCK0
 01: OPIN
 10: AN4

● **PCS0 寄存器**

| Bit | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
|------|---|---|---|---|---|---|-------|-------|
| Name | — | — | — | — | — | — | PCS01 | PCS00 |
| R/W | — | — | — | — | — | — | R/W | R/W |
| POR | — | — | — | — | — | — | 0 | 0 |

Bit 7~2 未定义, 读为“0”

Bit 1~0 **PCS01~PCS00:** PC0 引脚共用功能选择
 00/10/11: PC0
 01: CTP0

● **IFS 寄存器**

| Bit | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
|------|---|---|---|---|---|---|------|------|
| Name | — | — | — | — | — | — | IFS1 | IFS0 |
| R/W | — | — | — | — | — | — | R/W | R/W |
| POR | — | — | — | — | — | — | 0 | 0 |

Bit 7~2 未定义, 读为“0”

Bit 1 **IFS1:** SPISDI 输入源引脚选择
 0: PB5
 1: PA7

Bit 0 **IFS0:** RX 输入源引脚选择
 0: PA7
 1: PB5

• COMS 寄存器

| Bit | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
|------|---|---|---|---|---|---|-------|-------|
| Name | — | — | — | — | — | — | COMS1 | COMS0 |
| R/W | — | — | — | — | — | — | R/W | R/W |
| POR | — | — | — | — | — | — | 0 | 0 |


Bit 7~2 未定义，读为“0”

Bit 1 **COMS1**: SEG30/COM5 引脚共用功能选择
0: SEG30
1: COM5

Bit 0 **COMS0**: SEG31/COM4 引脚共用功能选择
0: SEG31
1: COM4

输入 / 输出引脚结构

下图为输入 / 输出引脚的内部结构图。输入 / 输出引脚的准确逻辑结构图可能与此图不同，这里只是为了方便对 I/O 引脚功能的理解提供的一个参考。图中的引脚共用结构并非针对所有单片机。



逻辑功能输入 / 输出端口结构

编程注意事项

在编程中，最先要考虑的是端口的初始化。复位之后，所有的输入 / 输出数据及端口控制寄存器都将被设为逻辑高。所有输入 / 输出引脚默认为输入状态，而其电平则取决于其它相连接电路以及是否选择了上拉电阻。如果端口控制寄存器，某些引脚位被设定输出状态，这些输出引脚会有初始高电平输出，除非数据寄存器端口在程序中被预先设定。设置哪些引脚是输入及哪些引脚是输出，可通过设置正确的值到适当的端口控制寄存器，或使用指令“SET [m].i”及“CLR [m].i”来设定端口控制寄存器中个别的位。注意，当使用这些位控制指令时，系统即将产生一个读 - 修改 - 写的操作。单片机需要先读入整个端口上的数据，修改个别的位，然后重新把这些数据写入到输出端口。

PA 口的每个引脚都带唤醒功能。单片机处于休眠或空闲模式时,有很多方法可以唤醒单片机,其中之一就是通过 PA 任一引脚电平从高到低转换的方式,可以设置 PA 口一个或多个引脚具有唤醒功能。

定时器模块 – TM

控制和测量时间在任何单片机中都是一个很重要的部分。该单片机提供定时器模块(简称 TM),来实现和时间有关的功能。定时器模块是包括多种操作的定时单元,提供的操作有:定时/计数器,比较匹配输出以及 PWM 输出等功能。定时器模块有两个独立中断,其外加的输入输出引脚,扩大了定时器的灵活性,便于用户使用。

简介

该单片机包含两个 TM,即 CTM。CTM 的主要特性见下表。

| TM 功能 | CTM |
|----------------|--------|
| 定时 / 计数器 | √ |
| 比较匹配输出 | √ |
| PWM 输出 | √ |
| PWM 对齐方式 | 边沿对齐 |
| PWM 调节周期 & 占空比 | 占空比或周期 |

TM 功能概要

TM 操作

TM 提供从简单的定时操作到 PWM 信号产生等多种功能。理解 TM 操作的关键是比较 TM 内独立运行的计数器的值与内部比较器的预置值。当计数器的值与比较器的预置值相同时,则比较匹配, TM 中断信号产生,清零计数器并改变 TM 输出引脚的状态。用户选择内部时钟或外部引脚来驱动内部 TM 计数器。

TM 时钟源

驱动 TM 计数器的时钟源很多。通过设置 CTMn 控制寄存器的 CTnCK2~CTnCK0 位,选择所需的时钟源。该时钟源来自系统时钟 f_{SYS} 或内部高速时钟 f_H 或 f_{SUB} 时钟源或外部 CTCKn 引脚。CTCKn 引脚时钟源用于允许外部信号作为 TM 时钟源或用于事件计数。

TM 中断

简易型 TM 有两个内部中断,分别是内部比较器 A 或比较器 P,当比较匹配发生时产生 TM 中断。当 TM 中断产生时,计数器清零并改变 TM 输出引脚的状态。

TM 外部引脚


TM 各有一个输入引脚,即 CTCKn。CTM 输入引脚 CTCKn 作为 TM 时钟源输入脚,通过设置 CTMnC0 寄存器中的 CTnCK2~CTnCK0 位进行选择,外部时钟源可通过该引脚来驱动内部 TM。该 TM 输入引脚可以选择上升沿或下降沿有效。

TM 各具有两个输出引脚,即 CTPn 和 CTPnB。当 TM 工作在比较匹配输出模式且比较匹配发生时,这些引脚会由 TM 控制切换到高电平或低电平或翻转。外部 CTPn 和 CTPnB 输出引脚也被 TM 用来产生 PWM 输出波形。

当 TM 输入 / 输出引脚与其它功能共用时，TM 输入 / 输出功能需要通过相关引脚共用功能选择寄存器先被设置。更多引脚共用功能控制详见引脚共用功能章节。

| CTM | |
|-------|-------------|
| 输入 | 输出 |
| CTCK0 | CTP0, CTP0B |
| CTCK1 | CTP1, CTP1B |

TM 外部引脚




CTMn 功能引脚方框图 (n=0~1)

编程注意事项

TM 计数寄存器和捕捉 / 比较寄存器 CCRA 寄存器，含有低字节和高字节结构。高字节可直接访问，低字节则仅能通过一个内部 8-bit 的缓存器进行访问。值得注意的是 8-bit 缓存器的存取数据及相关低字节的读写操作仅在其相应的高字节读取操作执行时发生。

CCRA 寄存器访问方式如下图所示，读写这些成对的寄存器需通过特殊的方式。建议使用“MOV”指令按照以下步骤访问 CCRA 低字节寄存器 CTMnAL，否则可能导致无法预期的结果。




读写流程如下步骤所示：

- 写数据至 CCRA
 - ◆ 步骤 1. 写数据至低字节寄存器 CTMnAL
–注意，此时数据仅写入 8-bit 缓存器。
 - ◆ 步骤 2. 写数据至高字节寄存器 CTMnAH
–注意，此时数据直接写入高字节寄存器，同时锁存在 8-bit 缓存器中的数据写入低字节寄存器。

- 从计数器寄存器和 CCRA 中读取数据
 - ◆ 步骤 1. 由高字节寄存器 CTMnDH、CTMnAH 读取数据
 - 注意, 此时高字节寄存器中的数据直接读取, 同时由低字节寄存器读取的数据锁存至 8-bit 缓存器中。
 - ◆ 步骤 2. 由低字节寄存器 CTMnDL、CTMnAL 读取数据
 - 注意, 此时读取 8-bit 缓存器中的数据。

简易型 TM – CTM

虽然简易型 TM 是三种 TM 类型中最简单的形式, 但仍然包括三种工作模式, 即比较匹配输出、定时 / 计数器和 PWM 输出模式。简易型 TM 由一个外部输入脚控制并驱动两个外部输出脚。



注: CTPnB 为 CTPn 的反相信号。

10-bit 简易型 TM 方框图 (n=0~1)

简易型 TM 操作

简易型 TM 核心是一个由用户选择的内部或外部时钟源驱动的 10 位向上计数器, 它还包括两个内部比较器即比较器 A 和比较器 P。这两个比较器将计数器的值与 CCRP 和 CCRA 寄存器中的值进行比较。CCRP 是 3 位的, 与计数器的高 3 位比较; 而 CCRA 是 10 位的, 与计数器的所有位比较。

通过应用程序改变 10 位计数器值的唯一方法是使 CTnON 位发生上升沿跳变清除计数器。此外, 计数器溢出或比较匹配也会自动清除计数器。上述条件发生时, 通常情况会产生 CTMn 中断信号。简易型 TM 可工作在不同的模式, 可由包括来自输入脚的不同时钟源驱动, 也可以控制输出脚。所有工作模式的设定都是通过设置相关寄存器来实现的。

简易型 TM 寄存器介绍

简易型 TM 的所有操作由对应的几个寄存器控制。一对只读寄存器用来存放 10 位计数器的值, 一对读 / 写寄存器存放 10 位 CCRA 的值, 剩下两个控制寄存器设置不同的操作和控制模式以及 CCRP 的 3 个位。

| 寄存器名称 | 位 | | | | | | | |
|--------|--------|--------|--------|--------|-------|--------|--------|---------|
| | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
| CTMnC0 | CTnPAU | CTnCK2 | CTnCK1 | CTnCK0 | CTnON | CTnRP2 | CTnRP1 | CTnRP0 |
| CTMnC1 | CTnM1 | CTnM0 | CTnIO1 | CTnIO0 | CTnOC | CTnPOL | CTnDPX | CTnCCLR |
| CTMnDL | D7 | D6 | D5 | D4 | D3 | D2 | D1 | D0 |
| CTMnDH | — | — | — | — | — | — | D9 | D8 |
| CTMnAL | D7 | D6 | D5 | D4 | D3 | D2 | D1 | D0 |
| CTMnAH | — | — | — | — | — | — | D9 | D8 |

10-bit 简易型 TM 寄存器列表 (n=0~1)

• **CTMnC0 寄存器**

| Bit | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
|------|--------|--------|--------|--------|-------|--------|--------|--------|
| Name | CTnPAU | CTnCK2 | CTnCK1 | CTnCK0 | CTnON | CTnRP2 | CTnRP1 | CTnRP0 |
| R/W | R/W | R/W | R/W | R/W | R/W | R/W | R/W | R/W |
| POR | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |

Bit 7 **CTnPAU**: CTMn 计数器暂停控制

0: 运行
1: 暂停

通过设置此位为高可使计数器暂停, 清零此位恢复正常计数器操作。当处于暂停状态时, CTMn 保持上电状态并继续耗电。当此位由低到高转换时, 计数器将保留其剩余值, 直到此位再次改变为低电平, 从此值开始继续计数。

Bit 6~4 **CTnCK2~CTnCK0**: 选择 CTMn 计数时钟

000: $f_{SYS}/4$
001: f_{SYS}
010: $f_H/16$
011: $f_H/64$
100: f_{SUB}
101: f_{SUB}
110: CTCKn 上升沿时钟
111: CTCKn 下降沿时钟

此三位用于选择 CTMn 的时钟源。外部引脚时钟源能被选择在上升沿或下降沿有效。 f_{SYS} 是系统时钟, f_H 和 f_{SUB} 是其它的内部时钟源, 细节方面请参考振荡器章节。

Bit 3 **CTnON**: CTMn 计数器 On/Off 控制位

0: Off
1: On

此位控制 CTMn 的总开关功能。设置此位为高则使能计数器使其运行, 清零此位则除能 CTMn。清零此位将停止计数器并关闭 CTMn 减少耗电。当此位由低到高转换时, 内部计数器值将复位为零; 当此位由高到低转换时, 内部计数器将保持其剩余值。

若 CTMn 处于比较匹配输出模式或 PWM 输出模式时, 当 CTnON 位经由低到高的转换时, CTMn 输出脚将复位至 CTnOC 位指定的初始值。

- Bit 2~0 **CTnRP2~CTnRP0**: CTMn CCRP 3-bit 寄存器, 与 CTMn 计数器 bit 9~bit 7 比较器 P 匹配周期
- 000: 1024 个 CTMn 时钟周期
 - 001: 128 个 CTMn 时钟周期
 - 010: 256 个 CTMn 时钟周期
 - 011: 384 个 CTMn 时钟周期
 - 100: 512 个 CTMn 时钟周期
 - 101: 640 个 CTMn 时钟周期
 - 110: 768 个 CTMn 时钟周期
 - 111: 896 个 CTMn 时钟周期

此三位设定内部 CCRP 3-bit 寄存器的值, 然后与内部计数器的高三位进行比较。如果 CTnCCLR 位设定为 0 时, 该比较结果用于清除内部计数器。CTnCCLR 位设为低, 内部计数器在比较器 P 比较匹配发生时被重置; 由于 CCRP 只与计数器高三位比较, 比较结果是 128 时钟周期的倍数。CCRP 被清零时, 实际上会使得计数器在最大值溢出。

• CTMnC1 寄存器

| Bit | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
|------|-------|-------|--------|--------|-------|--------|--------|---------|
| Name | CTnM1 | CTnM0 | CTnIO1 | CTnIO0 | CTnOC | CTnPOL | CTnDPX | CTnCCLR |
| R/W | R/W | R/W | R/W | R/W | R/W | R/W | R/W | R/W |
| POR | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |

- Bit 7~6 **CTnM1~CTnM0**: 选择 CTMn 工作模式
- 00: 比较匹配输出模式
 - 01: 未定义
 - 10: PWM 输出模式
 - 11: 定时 / 计数器模式

这两位设置 CTMn 需要的工作模式。为了确保操作可靠, CTMn 应在 CTnM1 和 CTnM0 位有任何改变前先关掉。在定时 / 计数器模式, CTMn 输出脚状态未定义。

- Bit 5~4 **CTnIO1~CTnIO0**: 选择 CTMn 功能位
- 比较匹配输出模式

- 00: 无变化
- 01: 输出低
- 10: 输出高
- 11: 输出翻转

PWM 输出模式

- 00: 强制无效状态
- 01: 强制有效状态
- 10: PWM 输出
- 11: 未定义

定时 / 计数器模式

未使用

此两位用于决定在一定条件达到时 CTMn 输出脚如何改变状态。这两位值的选择取决于 CTMn 运行在哪种模式下。

在比较匹配输出模式下, CTnIO1 和 CTnIO0 位决定当比较器 A 比较匹配输出发生时 CTMn 输出脚如何改变状态。当比较器 A 比较匹配输出发生时 CTMn 输出脚能设为切换高、切换低或翻转当前状态。若此两位同时为 0 时, 这个输出将不会改变。CTMn 输出脚的初始值通过 CTMnC1 寄存器的 CTnOC 位设置取得。注意, 由 CTnIO1 和 CTnIO0 位得到的输出电平必须与通过 CTnOC 位设置的初始值不同, 否则当比较匹配发生时, CTMn 输出脚将不会发生变化。在 CTMn 输出脚改变状态后, 通过 CTnON 位由低到高电平的转换复位至初始值。

在 PWM 输出模式, CTnIO1 和 CTnIO0 用于决定比较匹配条件发生时怎样改变 CTMn 输出脚的状态。PWM 输出功能通过这两位的变化进行更新。仅在 CTMn 关闭时改变 CTnIO1 和 CTnIO0 位的值是很有必要的。若在 CTMn 运行时改变 CTnIO1 和 CTnIO0 的值, PWM 输出的值是无法预料的。

- Bit 3 **CTnOC:** CTPn 输出控制位
 比较匹配输出模式
 0: 初始低
 1: 初始高
 PWM 输出模式
 0: 低有效
 1: 高有效
 这是 CTMn 输出脚输出控制位。它取决于 CTMn 此时正运行于比较匹配输出模式还是 PWM 输出模式。若 CTMn 处于定时 / 计数器模式, 则其不受影响。在比较匹配输出模式时, 比较匹配发生前其决定 CTMn 输出脚的逻辑电平值。在 PWM 输出模式时, 其决定 PWM 信号是高有效还是低有效。
- Bit 2 **CTnPOL:** CTPn 输出极性控制位
 0: 同相
 1: 反相
 此位控制 CTPn 输出脚的极性。此位为高时 CTMn 输出脚反相, 为低时 CTMn 输出脚同相。若 CTMn 处于定时 / 计数器模式时其不受影响。
- Bit 1 **CTnDPX:** CTMn PWM 周期 / 占空比控制位
 0: CCRP – 周期; CCRA – 占空比
 1: CCRP – 占空比; CCRA – 周期
 此位决定 CCRA 与 CCRP 寄存器哪个被用于 PWM 波形的周期和占空比控制。
- Bit 0 **CTnCCLR:** 选择 CTMn 计数器清零条件位
 0: CTMn 比较器 P 匹配
 1: CTMn 比较器 A 匹配
 此位用于选择清除计数器的方法。简易型 TM 包括两个比较器 – 比较器 A 和比较器 P。这两个比较器每个都可以用作清除内部计数器。CTnCCLR 位设为高, 计数器在比较器 A 比较匹配发生时被清除; 此位设为低, 计数器在比较器 P 比较匹配发生或计数器溢出时被清除。计数器溢出清除的方法仅在 CCRP 被清零时才能生效。CTnCCLR 位在 PWM 输出模式时未使用。

● **CTMnDL 寄存器**

| Bit | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
|------|----|----|----|----|----|----|----|----|
| Name | D7 | D6 | D5 | D4 | D3 | D2 | D1 | D0 |
| R/W | R | R | R | R | R | R | R | R |
| POR | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |

Bit 7~0 CTMn 计数器低字节寄存器 bit 7~bit 0
 CTMn 10-bit 计数器 bit 7~bit 0

● **CTMnDH 寄存器**

| Bit | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
|------|---|---|---|---|---|---|----|----|
| Name | — | — | — | — | — | — | D9 | D8 |
| R/W | — | — | — | — | — | — | R | R |
| POR | — | — | — | — | — | — | 0 | 0 |

Bit 7~2 未定义, 读为 “0”
 Bit 1~0 CTMn 计数器高字节寄存器 bit 1~bit 0
 CTMn 10-bit 计数器 bit 9~bit 8

• CTMnAL 寄存器

| Bit | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
|------|-----|-----|-----|-----|-----|-----|-----|-----|
| Name | D7 | D6 | D5 | D4 | D3 | D2 | D1 | D0 |
| R/W | R/W | R/W | R/W | R/W | R/W | R/W | R/W | R/W |
| POR | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |

Bit 7~0 CTMn CCRA 低字节寄存器 bit 7~bit 0
CTMn 10-bit CCRA bit 7~bit 0

• CTMnAH 寄存器

| Bit | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
|------|---|---|---|---|---|---|-----|-----|
| Name | — | — | — | — | — | — | D9 | D8 |
| R/W | — | — | — | — | — | — | R/W | R/W |
| POR | — | — | — | — | — | — | 0 | 0 |

Bit 7~2 未定义, 读为“0”
Bit 1~0 CTMn CCRA 高字节寄存器 bit 1~bit 0
CTMn 10-bit CCRA bit 9~bit 8

简易型 TM 工作模式


简易型 TM 有三种工作模式, 即比较匹配输出模式, PWM 输出模式或定时 / 计数器模式。通过设置 CTMnC1 寄存器的 CTnM1 和 CTnM0 位选择任意工作模式。

比较匹配输出模式

为使 CTMn 工作在此模式, CTMnC1 寄存器中的 CTnM1 和 CTnM0 位需要设置为“00”。当工作在该模式, 一旦计数器使能并开始计数, 有三种方法来清零, 分别是: 计数器溢出, 比较器 A 比较匹配发生和比较器 P 比较匹配发生。当 CTnCCLR 位为低, 有两种方法清除计数器。一种是比较器 P 比较匹配发生, 另一种是 CCRP 所有位设置为零并使得计数器溢出。此时, 比较器 A 和比较器 P 的请求标志位 CTMnAF 和 CTMnPF 将分别置起。


如果 CTMnC1 寄存器的 CTnCCLR 位设置为高, 当比较器 A 比较匹配发生时计数器被清零。此时, 即使 CCRP 寄存器的值小于 CCRA 寄存器的值, 仅 CTMnAF 中断请求标志产生。所以当 CTnCCLR 为高时, 不产生 CTMnPF 中断请求标志。如果 CCRA 被清零, 当计数达到最大值 3FFH 时, 计数器溢出, 而此时不产生 CTMnAF 请求标志。

正如该模式名所言, 当比较匹配发生后, CTMn 输出脚状态改变。当比较器 A 比较匹配发生后 CTMnAF 标志产生时, CTMn 输出脚状态改变。比较器 P 比较匹配发生时产生的 CTMnPF 标志不影响 CTMn 输出脚。CTMn 输出脚状态改变方式由 CTMnC1 寄存器中 CTnIO1 和 CTnIO0 位决定。当比较器 A 比较匹配发生时, CTnIO1 和 CTnIO0 位决定 CTMn 输出脚输出高, 低或翻转当前状态。CTMn 输出脚初始值, 在 CTnON 位由低到高电平的变化后通过 CTnOC 位设置。注意, 若 CTnIO1 和 CTnIO0 位同时为 0 时, 引脚输出不变。



比较匹配输出模式 – CTnCCLR=0 (n=0~1)

- 注：1. CTnCCLR=0，比较器 P 匹配将清除计数器
2. CTMn 输出脚仅由 CTMnAF 标志位控制
3. 在 CTnON 上升沿 CTMn 输出脚复位至初始值



比较匹配输出模式 – CTnCCLR=1 (n=0~1)

- 注: 1. CTnCCLR=1, 比较器 A 匹配将清除计数器
 2. CTMn 输出脚仅由 CTMnAF 标志位控制
 3. 在 CTnON 上升沿 CTMn 输出脚复位至初始值
 4. 当 CTnCCLR=1 时, CTMnPF 标志位不会产生

定时 / 计数器模式

为使 CTMn 工作在此模式，CTMnC1 寄存器中的 CTnM1 和 CTnM0 位需要设置为“11”。定时 / 计数器模式与比较输出模式操作方式相同，并产生同样的中断请求标志。不同的是，在定时 / 计数器模式下 CTMn 输出脚未使用。因此，比较匹配输出模式中的描述和时序图可以适用于此功能。该模式中未使用的 CTMn 输出脚用作普通 I/O 脚或其它功能。

PWM 输出模式

为使 CTMn 工作在此模式，CTMnC1 寄存器中的 CTnM1 和 CTnM0 位需要设置为“10”。CTMn 的 PWM 功能在马达控制，加热控制，照明控制等方面十分有用。给 CTMn 输出脚提供一个频率固定但占空比可调的信号，将产生一个有效值等于 DC 均方根的 AC 方波。

由于 PWM 波形的周期和占空比可调，其波形的选择就较为灵活。在 PWM 输出模式中，CTnCCLR 位不影响 PWM 操作。CCRA 和 CCRP 寄存器决定 PWM 波形，一个用来清除内部计数器并控制 PWM 波形的频率，另一个用来控制占空比。哪个寄存器控制频率或占空比取决于 CTMnC1 寄存器的 CTnDPX 位。所以 PWM 波形频率和占空比由 CCRA 和 CCRP 寄存器共同决定。

当比较器 A 或比较器 P 比较匹配发生时，将产生 CCRA 或 CCRP 中断标志。CTMnC1 寄存器中的 CTnOC 位决定 PWM 波形的极性，CTnIO1 和 CTnIO0 位使能 PWM 输出或将 CTMn 输出脚置为逻辑高或逻辑低。CTnPOL 位对 PWM 输出波形的极性取反。

- 10-bit CTMn, PWM 输出模式, 边沿对齐模式, CTnDPX=0


| CCRP | 1~7 | 0 |
|--------|----------|------|
| Period | CCRP×128 | 1024 |
| Duty | CCRA | |

若 $f_{sys}=8\text{MHz}$ ，CTMn 时钟源选择 $f_{sys}/4$ ，CCRP=2，CCRA=128，
CTMn PWM 输出频率 = $(f_{sys}/4)/(2 \times 128) = f_{sys}/1024 = 7.812\text{kHz}$ ， $duty = 128/(2 \times 128) = 50\%$ ，
若由 CCRA 寄存器定义的 Duty 值等于或大于 Period 值，PWM 输出占空比为 100%。

- 10-bit CTMn, PWM 输出模式, 边沿对齐模式, CTnDPX=1


| CCRP | 1~7 | 0 |
|--------|----------|------|
| Duty | CCRA | |
| Period | CCRP×128 | 1024 |

PWM 的输出周期由 CCRA 寄存器的值与 CTMn 的时钟共同决定，PWM 的占空比由 CCRP 寄存器的值决定。



PWM 输出模式 - CTnDPX=0 (n=0~1)

- 注: 1. CTnDPX=0, CCRP 清除计数器
2. 计数器清零并设置 PWM 周期
3. 当 CTnIO[1:0]=00 或 01, PWM 功能不变
4. CTnCLR 位不影响 PWM 操作



PWM 输出模式 – CTnDPX=1 (n=0~1)

- 注: 1. CTnDPX=1, CCRA 清除计数器
2. 计数器清零并设置 PWM 周期
3. 当 CTnIO[1:0]=00 或 01, PWM 功能不变
4. CTnCCLR 位不影响 PWM 操作


A/D 转换器 – ADC

对于大多数电子系统而言, 处理现实世界的模拟信号是共同的需求。为了完全由单片机来处理这些信号, 首先需要通过 A/D 转换器将模拟信号转换成数字信号。将 A/D 转换器电路集成入单片机, 可有效的减少外部器件, 随之而来, 具有降低成本和减少器件空间需求的优势。

A/D 转换器简介

此单片机包含一个多通道的 24-bit Delta Sigma A/D 转换器, 它们可以直接接入外部模拟信号 (来自传感器或其它控制信号) 并直接将这些信号转换成 24 位的数字量。


另外, A/D 转换器输入信号的放大增益由 PGA 增益控制、A/D 转换器增益控制和 A/D 转换器参考电压增益控制共同确定。设计者可以选择较佳增益组合为输入信号提供所需的放大增益。下面的方框图说明了 A/D 转换器的基本操作功能。A/D 转换器输入通道由 8 个单端 A/D 输入通道或 4 组差分输入通道组成。在进入 24-bit Delta Sigma A/D 转换器之前, 输入信号会由 PGA 放大。Delta Sigma A/D 转换调制器将 1-bit 转换后的数据输出到 SINC 滤波器, 然后会转换成 24-bit 的数据, 并将它们存储到特殊数据寄存器。此外, 单片机还提供了一个温度传感器来补偿 A/D 转换器由温度引起的偏差。这种高精度和高性能的特点, 使得该单片机非常适用于体重秤相关产品。



A/D 转换器结构

内部电源供电

该单片机包含一个用于稳压电源的 LDO 和 VCM。下面的框图显示了其基本操作。内部 LDO 可为 PGA, A/D 转换器或外部元器件提供固定电压, 而 VCM 可用作 A/D 转换器模块的参考电压。LDO 具有四种固定电压值, 即 2.4V、2.6V、2.9V 或 3.3V, 由 PWRC 寄存器中的 LDOVS1~LDOVS0 位进行选择。LDO 与 VCM 功能可由 LDOEN 位控制, 且可关闭以减少功耗。若 VCM 除能, 则 VCM 输出引脚处于浮空状态。



内部电源供电方框图

| 寄存器位 | | 输出电压 | | |
|-------|-------|---------|-------|-----|
| ADOFF | LDOEN | Bandgap | VOREG | VCM |
| 1 | 0 | Off | 除能 | 除能 |
| 1 | 1 | On | 使能 | 使能 |
| 0 | 0 | On | 除能 | 使能 |
| 0 | 1 | On | 使能 | 使能 |

电源控制表格

• PWRC 寄存器

| Bit | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
|------|-------|---|---|---|---|--------|--------|--------|
| Name | LDOEN | — | — | — | — | LDOBPS | LDOVS1 | LDOVS0 |
| R/W | R/W | — | — | — | — | R/W | R/W | R/W |
| POR | 0 | — | — | — | — | 0 | 0 | 0 |

- Bit 7 **LDOEN:** LDO 功能控制位
0: 除能
1: 使能
若 LDO 除能将不产生功耗, LDO 输出将由一个弱下拉电阻固定在低电平。
- Bit 6~3 未定义, 读为 “0”
- Bit 2 **LDOBPS:** LDO 旁路功能控制位
0: 除能
1: 使能
- Bit 1~0 **LDOVS1~LDOVS0:** LDO 输出电压选择
00: 2.4V
01: 2.6V
10: 2.9V
11: 3.3V

• DSVCMC 寄存器

| Bit | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
|------|---|---|---|---|-------|-------|-------|-------|
| Name | — | — | — | — | OPSW3 | OPSW2 | OPSW1 | OPSW0 |
| R/W | — | — | — | — | R/W | R/W | R/W | R/W |
| POR | — | — | — | — | 1 | 0 | 1 | 0 |

Bit 7~4 未定义, 读为“0”

Bit 3 **OPSW3**: OPA 配置开关控制位
0: Off
1: On

Bit 2 **OPSW2**: OPA 配置开关控制位
0: Off
1: On

Bit 1 **OPSW1**: OPA 配置开关控制位
0: Off
1: On

Bit 0 **OPSW0**: OPA 配置开关控制位
0: Off
1: On

注: 该 OPA 用于根据特定的用户要求对信号进行放大。配合特定的控制寄存器可使某些 OPA 相关应用更为灵活且更容易实现。该 OPA 的初始状态是 V_{BG} (1.25V) 的电压跟随器。

A/D 数据传输率的定义

Delta Sigma A/D 转换器的数据传输率可以通过下面的公式计算:

$$\text{Data Rate} = \frac{f_{\text{ADCK}}}{\text{CHOP} \times \text{OSR}} = \frac{f_{\text{MCLK}}/N}{\text{CHOP} \times \text{OSR}} = \frac{f_{\text{MCLK}}}{N \times \text{CHOP} \times \text{OSR}}$$

f_{ADCK}: A/D 时钟输入, 来自 f_{MCLK}/N

f_{MCLK}: A/D 时钟源, 来自 f_{sys} 或 f_{sys}/2/(ADCK[4:0]+1), 通过 ADCK[4:0] 位段进行选择。

N: 分频系数, 由 FLMS[2:0] 位段选择其值为 30 或 12。

CHOP: 采样数据量加倍功能控制, 由 FLMS[2:0] 位段决定其值为 2 或 1。

OSR: 过采样率, 由 ADOR[2:0] 位段所确定。

例如, 如果需要一个 8Hz 的数据传输率, 可以选择一个 4MHz 的 f_{MCLK} 时钟, 然后设置 FLMS[2:0]=000b, 即 f_{MCLK}/30, CHOP=2, 最后设置 ADOR[2:0]=001b, 则 OSR=8192。因此, 数据传输率 = 4MHz/(30×2×8192)=8Hz。

注意当数据传输率等于 10Hz, A/D 转换器对频率为 50Hz 或 60Hz 的 AC 电源具有陷波抑制功能。

A/D 转换寄存器介绍

A/D 转换器的所有工作由 12 个寄存器控制。三个只读寄存器用来存放 24-bit 的 A/D 转换器数据的值。一个控制寄存器 PWRC 用于控制 PGA 和 A/D 转换器所需偏压和供电电压, 另一个控制寄存器 DSVCMC 用于控制 VCM 中的 OPA 开关配置, 详细描述见“内部电源供电”章节。寄存器 DSOPC 用于控制低噪声运算放大器。剩余六个控制寄存器设置 A/D 转换器的操作, 增益选择和控制功能。

| 寄存器名称 | 位 | | | | | | | |
|--------|--------|-------|-------|-------|--------|--------|--------|--------|
| | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
| PWRC | LDOEN | — | — | — | — | LDOBPS | LDOVS1 | LDOVS0 |
| PGAC0 | — | VGS1 | VGS0 | AGS1 | AGS0 | PGS2 | PGS1 | PGS0 |
| PGAC1 | — | INIS | INX1 | INX0 | DCSET2 | DCSET1 | DCSET0 | — |
| PGACS | CHSN3 | CHSN2 | CHSN1 | CHSN0 | CHSP3 | CHSP2 | CHSP1 | CHSP0 |
| ADRL | D7 | D6 | D5 | D4 | D3 | D2 | D1 | D0 |
| ADRM | D15 | D14 | D13 | D12 | D11 | D10 | D9 | D8 |
| ADRH | D23 | D22 | D21 | D20 | D19 | D18 | D17 | D16 |
| ADCR0 | ADRST | ADSLP | ADOFF | ADOR2 | ADOR1 | ADOR0 | — | VREFS |
| ADCR1 | FLMS2 | FLMS1 | FLMS0 | — | — | ADCDL | EOC | — |
| ADCS | — | — | — | ADCK4 | ADCK3 | ADCK2 | ADCK1 | ADCK0 |
| DSOPC | DSOPEN | — | — | — | OPN1 | OPN0 | OPP1 | OPP0 |
| DSVCMC | — | — | — | — | OPSW3 | OPSW2 | OPSW1 | OPSW0 |

A/D 转换寄存器列表

可编程增益放大器寄存器 – PGAC0, PGAC1, PGACS

有三个与可编程增益相关的控制寄存器，PGAC0、PGAC1 和 PGACS。PGAC0 寄存器用于选择 PGA 增益、A/D 转换器增益和 A/D 转换器参考电压增益。PGAC1 寄存器用于定义输入端连接、差分输入失调电压调整控制。PGACS 寄存器用于选择 PGA 的输入端。因此，必须通过 CHSP3~CHSP0 和 CHSN3~CHSN0 位来选择模拟输入通道、温度传感器输入或内部电源中的哪些被连接到内部差分 A/D 转换器。

● PGAC0 寄存器

| Bit | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
|------|---|------|------|------|------|------|------|------|
| Name | — | VGS1 | VGS0 | AGS1 | AGS0 | PGS2 | PGS1 | PGS0 |
| R/W | — | R/W | R/W | R/W | R/W | R/W | R/W | R/W |
| POR | — | 0 | 0 | 0 | 0 | 0 | 0 | 0 |

Bit 7 未定义，读为“0”

Bit 6~5 **VGS1~VGS0**: REFP/REFN 差分参考电压增益选择

00: VREFGN=1
 01: VREFGN=1/2
 10: VREFGN=1/4
 11: 保留

Bit 4~3 **AGS1~AGS0**: A/D 转换器 PGAOP/PGAON 差分输入信号增益选择

00: ADGN=1
 01: ADGN=2
 10: ADGN=4
 11: 保留

Bit 2~0 **PGS2~PGS0**: PGA DI+/DI- 差分通道输入增益选择

000: PGAGN=1
 001: PGAGN=2
 010: PGAGN=4
 011: PGAGN=8
 100: PGAGN=16
 101: PGAGN=32
 110: PGAGN=64
 111: PGAGN=128


● PGAC1 寄存器

| Bit | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
|------|---|------|------|------|--------|--------|--------|---|
| Name | — | INIS | INX1 | INX0 | DCSET2 | DCSET1 | DCSET0 | — |
| R/W | — | R/W | R/W | R/W | R/W | R/W | R/W | — |
| POR | — | 0 | 0 | 0 | 0 | 0 | 0 | — |

Bit 7 未定义, 读为“0”

Bit 6 **INIS**: 选中的 IN1 和 IN2 输入端连接控制位
0: 不连接
1: 连接

Bit 5~4 **INX1~INX0**: 选中的输入端 IN1/IN2 和 PGA 差分输入端 DI+/DI- 连接控制位



Bit 3~1 **DCSET2~DCSET0**: 差分输入信号 PGAOP/PGAON 失调选择

- 000: DCSET=+0V
- 001: DCSET=+0.25×ΔV_{R_I}
- 010: DCSET=+0.5×ΔV_{R_I}
- 011: DCSET=+0.75×ΔV_{R_I}
- 100: DCSET=+0V
- 101: DCSET=-0.25×ΔV_{R_I}
- 110: DCSET=-0.5×ΔV_{R_I}
- 111: DCSET=-0.75×ΔV_{R_I}

电压 ΔV_{R_I} 为差分参考电压, 基于所选中的输入选择具体增益对其进行放大。

Bit 0 未定义, 读为“0”

● PGACS 寄存器

| Bit | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
|------|-------|-------|-------|-------|-------|-------|-------|-------|
| Name | CHSN3 | CHSN2 | CHSN1 | CHSN0 | CHSP3 | CHSP2 | CHSP1 | CHSP0 |
| R/W | R/W | R/W | R/W | R/W | R/W | R/W | R/W | R/W |
| POR | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |

Bit 7~4 **CHSN3~CHSN0**: 负端输入 IN2 选择位

- 0000: AN0
- 0001: AN1
- 0010: AN3
- 0011: AN5
- 0100: AN7
- 0101: V_{IN}/6
- 0110: LNOPO
- 0111: V_{CM}
- 1000: 温度传感器输出 - V_{TSON}
- 1001~1111: 保留


此位段用于选择负端输入 IN2。对于单端输入的应用, 若 IN2 输入选为单端输入, 则应选择 V_{CM} 电压作为正端输入 IN1。建议当 V_{TSON} 被选作负端输入时, 正端输入应选择 V_{TSOP} 以保证正确操作。

- Bit 3~0 **CHSP3~CHSP0:** 正端输入 IN1 选择位
 0000: AN0
 0001: AN2
 0010: AN4
 0011: AN6
 0100: $V_{IN}/5$
 0101: LNOPO
 0110: V_{CM}
 0111: 温度传感器输出 - V_{TSOP}
 1000~1111: 保留

此位段用于选择正端输入 IN1。对于单端输入的应用，若 IN1 输入选为单端输入，则应选择 V_{CM} 电压作为负端输入 IN2。建议当 V_{TSOP} 被选作负端输入时，正端输入应选择 V_{TSON} 以保证正确操作。

低噪声运算放大器控制寄存器 – DSOPC

该单片机包含一个完全集成的运算放大器。该 OPA 可用于根据特定的用户要求进行信号放大，通过使用内部寄存器进行软件控制来实现除能或使能。配合特定的控制寄存器，一些 OPA 相关应用可更为灵活且更容易实现，如单位增益缓存器，同相放大器，反相放大器以及多种滤波器。



• DSOPC 寄存器

| Bit | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
|------|--------|---|---|---|------|------|------|------|
| Name | DSOPEN | — | — | — | OPN1 | OPN0 | OPP1 | OPP0 |
| R/W | R/W | — | — | — | R/W | R/W | R/W | R/W |
| POR | 0 | — | — | — | 0 | 0 | 0 | 0 |

- Bit 7 **DSOPEN:** 运算放大器控制
 0: 除能
 1: 使能
- Bit 6~4 未定义，读为“0”
- Bit 3~2 **OPN1~OPN0:** OPA OPI- 负端输入选择
 00: LNOPO
 01: AN3
 10: AN5
 11: AN7
- Bit 1~0 **OPP1~OPP0:** OPA OPI+ 正端输入选择
 00: AN0
 01: AN2
 10: AN4
 11: V_{CM}

A/D 转换器数据寄存器 – ADRL, ADRM, ADRH

对于具有 24-bit Delta Sigma A/D 转换器的单片机，需要 3 个数据寄存器存放转换结果，一个高字节寄存器 ADRH、一个中间字节寄存器 ADRM 和一个低字节寄存器 ADRL。在 A/D 转换完毕后，单片机可以直接读取这些寄存器以获得转换结果。D0~D23 是 A/D 转换数据结果位。

• ADRL 寄存器

| Bit | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
|------|----|----|----|----|----|----|----|----|
| Name | D7 | D6 | D5 | D4 | D3 | D2 | D1 | D0 |
| R/W | R | R | R | R | R | R | R | R |
| POR | x | x | x | x | x | x | x | x |

“x”：未知

Bit 7~0 A/D 转换数据寄存器 bit 7~bit 0

• ADRM 寄存器

| Bit | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
|------|-----|-----|-----|-----|-----|-----|----|----|
| Name | D15 | D14 | D13 | D12 | D11 | D10 | D9 | D8 |
| R/W | R | R | R | R | R | R | R | R |
| POR | x | x | x | x | x | x | x | x |

“x”：未知

Bit 7~0 A/D 转换数据寄存器 bit 15~bit 8

• ADRH 寄存器

| Bit | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
|------|-----|-----|-----|-----|-----|-----|-----|-----|
| Name | D23 | D22 | D21 | D20 | D19 | D18 | D17 | D16 |
| R/W | R | R | R | R | R | R | R | R |
| POR | x | x | x | x | x | x | x | x |

“x”：未知

Bit 7~0 A/D 转换数据寄存器 bit 23~bit 16

A/D 转换控制寄存器 – ADCR0, ADCR1, ADCS

寄存器 ADCR0、ADCR1 和 ADCS 用来控制 A/D 转换器的功能和操作。这些 8 位的寄存器定义包括选择内部 A/D 转换器的参考源，A/D 时钟源，A/D 输出数据传输率，并控制和监视 A/D 转换器的开始和转换结束状态等。

• ADCR0 寄存器

| Bit | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
|------|-------|-------|-------|-------|-------|-------|---|-------|
| Name | ADRST | ADSLP | ADOFF | ADOR2 | ADOR1 | ADOR0 | — | VREFS |
| R/W | R/W | R/W | R/W | R/W | R/W | R/W | — | R/W |
| POR | 0 | 0 | 1 | 0 | 0 | 0 | — | 0 |

Bit 7 **ADRST**: A/D 转换器软件复位控制位

0: 除能

1: 使能

此位用来复位 A/D 转换器内部数字 SINC 滤波器。通常此位为低，但如果设为高，内部数字 SINC 滤波器将被复位，当前 A/D 转换过程将终止。当此位再被清零，将启动 A/D 转换过程。

- Bit 6 **ADSLP:** A/D 转换器休眠模式控制位
 0: 正常模式
 1: 休眠模式
 此位用于在设置 ADOFF 位为低启动 A/D 转换器后控制 A/D 转换器休眠模式。当 A/D 转换器启动且该位为低, A/D 转换器将正常运行, 该位被置高将迫使 A/D 转换器进入休眠模式, 此时除 PGA 和内部 Bandgap 电路外整个 A/D 转换器电路将关闭, 这样可以减少功耗并缩短 V_{CM} 启动稳定时间。
- Bit 5 **ADOFF:** A/D 转换器模块电源开 / 关控制位
 0: A/D 转换器模块电源开
 1: A/D 转换器模块电源关
 此位控制 A/D 内部功能的电源。该位被清零将使能 A/D 转换器。如果该位设为高将关闭 A/D 转换器以降低功耗。由于 A/D 转换器在不执行转换动作时都会产生一定的功耗, 所以这在电源敏感的电池应用中需要多加注意。
 建议在进入空闲 / 休眠模式前, 设置 ADOFF=1 以减少功耗。无论 ADSLP 和 ADRST 位如何设置, ADOFF=1 将关闭 A/D 转换器模块的电源。
- Bit 4~2 **ADOR2~ADOR0:** A/D 转换过采样率选择
 000: OSR=16384
 001: OSR=8192
 010: OSR=4096
 011: OSR=2048
 100: OSR=1024
 101: OSR=512
 110: OSR=256
 111: OSR=128
- Bit 1 未定义, 读为“0”
- Bit 0 **VREFS:** A/D 转换器参考电压对选择
 0: 内部参考电压对 $-V_{CM}$ & AV_{SS}
 1: 内部参考电压对 $-V_{OREG}$ & AV_{SS}

● **ADCR1 寄存器**

| Bit | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
|------|-------|-------|-------|---|---|-------|-----|---|
| Name | FLMS2 | FLMS1 | FLMS0 | — | — | ADCDL | EOC | — |
| R/W | R/W | R/W | R/W | — | — | R/W | R/W | — |
| POR | 0 | 0 | 0 | — | — | 0 | 0 | — |

- Bit 7~5 **FLMS2~FLMS0:** A/D 转换器时钟 f_{ADCK} 选择和采样数据加倍功能 (CHOP) 使能控制
 000: CHOP=2, $f_{ADCK}=f_{MCLK}/30$
 010: CHOP=2, $f_{ADCK}=f_{MCLK}/12$
 100: CHOP=1, $f_{ADCK}=f_{MCLK}/30$
 110: CHOP=1, $f_{ADCK}=f_{MCLK}/12$
 其它值: 保留
 CHOP=2 意味着采样数据量在正常转换模式中将加倍。若 CHOP=1 则认为 A/D 转换器工作在低延迟转换模式中, 即采样数据加倍功能除能。
- Bit 4~3 未定义, 读为“0”
- Bit 2 **ADCDL:** A/D 转换数据锁存功能控制
 0: 除能
 1: 使能
 如果使能 A/D 转换数据锁存功能, 最新转换的数据将被锁存, 且不会更新后面的转换结果直到该功能被除能。虽然转换后的数据被锁存到数据寄存器, A/D 转换电路仍正常运行, 但并不产生中断, EOC 也不改变。建议在读取 ADRL、ADRM 和 ADRH 寄存器中的转换数据之前先将该位置高。读取后该位会被清零以除能 A/D 数据锁存功能, 以便下一笔转换结果的存储。这样可以防止在 A/D 转换过程中得到不需要的数据。

- Bit 1 **EOC**: A/D 转换结束标志
0: A/D 转换中
1: A/D 转换结束
此位必须通过软件清除。
- Bit 0 未定义, 读为“0”

● **ADCS 寄存器**

| Bit | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
|------|---|---|---|-------|-------|-------|-------|-------|
| Name | — | — | — | ADCK4 | ADCK3 | ADCK2 | ADCK1 | ADCK0 |
| R/W | — | — | — | R/W | R/W | R/W | R/W | R/W |
| POR | — | — | — | 0 | 0 | 0 | 0 | 0 |

- Bit 7~5 未定义, 读为“0”
- Bit 4~0 **ADCK4~ADCK0**: A/D 转换器时钟源 f_{MCLK} 设置
00000~11110: $f_{MCLK}=f_{SYS}/2 / (ADCK[4:0]+1)$
11111: $f_{MCLK}=f_{SYS}$

A/D 操作

该 A/D 转换器提供了四种工作模式, 正常模式、暂停模式、休眠模式和复位模式, 分别由 ADCR0 寄存器中的 ADOFF、ADSLP 和 ADRST 位控制。下表列出了工作模式的选择。

| LDOEN | ADOFF | ADSLP | ADRST | 工作模式 | 描述 |
|-------|-------|-------|-------|---------------------------|---|
| 0 | 1 | x | x | 暂停模式 | Bandgap off, LDO off, V_{CM} off, PGA off, ADC off, 温度传感器 off, SINC 滤波器 off |
| 1 | 1 | x | x | 暂停模式 | Bandgap on, LDO on, V_{CM} off, PGA off, ADC off, 温度传感器 off, SINC 滤波器 off |
| 0 | 0 | 1 | x | 休眠模式 (外部电压必须加至 LDO 引脚) | Bandgap on, LDO off, V_{CM} on, PGA on, ADC off, 温度传感器 off, SINC 滤波器 on |
| 0 | 0 | 0 | 0 | 正常模式 (外部电压必须加至 LDO 引脚) | Bandgap on, LDO off, V_{CM} on, PGA on, ADC on, 温度传感器 on/off, SINC 滤波器 on |
| 0 | 0 | 0 | 1 | 复位模式 (外部电压必须加至 LDO 引脚) | Bandgap on, LDO off, V_{CM} on, PGA on, ADC on, 温度传感器 on/off, SINC 滤波器复位 |
| 1 | 0 | 1 | x | 休眠模式 | Bandgap on, LDO on, V_{CM} on, PGA on, ADC off, 温度传感器 off, SINC 滤波器 on |
| 1 | 0 | 0 | 0 | 正常模式 | Bandgap on, LDO on, V_{CM} on, PGA on, ADC on, 温度传感器 on/off, SINC 滤波器 on |
| 1 | 0 | 0 | 1 | 复位模式 | Bandgap on, LDO on, V_{CM} on, PGA on, ADC on, 温度传感器 on/off, SINC 滤波器复位 |

- 注: 1. V_{CM} 发生器可通过 bandgap 开启或关闭来控制其开启 / 关闭。
2. 温度传感器可通过配置 CHSN[3:0] 或 CHSP[3:0] 位段控制其开启 / 关闭。
3. “x” 表示未知。

A/D 工作模式选择

要打开 A/D 转换器，首先应除能 A/D 转换器的暂停和休眠模式，以确保 A/D 转换器可以通电。ADCR0 寄存器中的 ADRST 位，用于上电后打开和复位 A/D 转换器。当单片机设定此位从逻辑低到逻辑高，然后再到逻辑低，一个模数转换后的数据就会开始在 SINC 滤波器中进行转换。设置完成后，A/D 转换器可以开始工作。这三位用于控制内部模数转换器的开启动作。

ADCR1 寄存器中的 EOC 位用于表明模数转换过程的完成。在转换周期结束后，EOC 位会被单片机自动地置为“1”。此外，也会置位中断控制寄存器内相应的 A/D 中断请求标志位，如果中断使能，就会产生对应的内部中断信号。A/D 内部中断信号将引导程序到相应的 A/D 内部中断入口。如果 A/D 内部中断被禁止，可以让单片机轮询 ADCR0 寄存器中的 EOC 位，检查此位是否被置高，以作为另一种侦测 A/D 转换周期结束的方法。A/D 转换数据将不断更新，如果 A/D 转换数据锁存功能使能，最新的转换数据会被锁存，这样后面再转换的数据不会被保存，直到该功能被关闭。

A/D 转换器的时钟源通常固定在 4MHz，来自系统时钟 f_{SYS} 或其分频，分频系数由 ADCS 寄存器中的 ADCK4~ADCK0 位决定，以获得固定 4MHz 的 A/D 转换器时钟源。

A/D 转换器差分参考电压来自内部电源电压 V_{CM} 和 AV_{SS} 或另一对内部参考源 V_{OREG} 和 AV_{SS} ，可通过 ADCR0 寄存器的 VREFS 位来选择。

A/D 转换步骤

下面概述实现 A/D 转换过程的各个步骤。

- 步骤 1
使能 LDO 和 V_{CM} ，以提供电源给 PGA 和 A/D 转换器。
- 步骤 2
通过 PGAC0 寄存器，选择 PGA、A/D 转换器和 V_{REF} 的增益。
- 步骤 3
通过 PGAC1 寄存器，选择 PGA 的输入引脚连接、 V_{CM} 缓存器选项。
- 步骤 4
通过 ADCS 寄存器中的 ADCK4~ADCK0 位，选择所需的 A/D 转换时钟源。
- 步骤 5
通过 ADCR0 寄存器中的 ADOR2~ADOR0 位以及 ADCR1 寄存器中的 FLMS2~FLMS0 位，选择输出数据传输率。
- 步骤 6
通过 PGACS 寄存器中的 CHSP3~CHSP0 和 CHSN3~CHSN0 位，选择连接至内部 PGA 的通道。
- 步骤 7
通过 ADCR0 寄存器中的 ADOFF 和 ADSLP 位，关闭暂停和休眠模式。
- 步骤 8
通过置高 ADCR0 寄存器中的 ADRST 位来复位 A/D 转换器，清除该位来解除复位状态。
- 步骤 9
如果要使用中断，则中断控制寄存器需要正确地设置，以确保 A/D 转换中断功能是激活的。总中断控制位 EMI 需要置位为“1”，以及 A/D 转换器中断位 ADE 也需要置位为“1”。

● 步骤 10

可以轮询 ADCR1 寄存器中的 EOC 位, 检查模数转换过程是否完成。当此位成为逻辑高时, 表示转换过程已经完成。转换完成后, 可读取 A/D 数据寄存器 ADRL、ADRM 和 ADRH 获得转换后的值。另一种方法是, 若中断使能且堆栈未满, 则程序等待 A/D 中断发生。

注: 若使用轮询 ADCR1 寄存器中 EOC 位的状态的方法来检查转换过程是否结束时, 则中断使能的步骤可以省略。

编程注意事项

在编程时, 如果 A/D 转换器未使用, 通过设置 ADCR0 寄存器中的 ADOFF 为高, 关闭 A/D 内部电路以减少电源功耗。此时, 不考虑输入脚的模拟电压, 内部 A/D 转换器电路不产生功耗。

A/D 转换功能

单片机含有一组 24-bit 的 Delta Sigma A/D 转换器, 它的转换范围为 8388607~ -8388608 (十进制)。转换后的数据以二进制补码的形式表示, 最高位是转换数据的符号位。由于模拟输入最大值等于 V_{CM} 或差分参考输入电压 (通过 ADCR0 寄存器中的 VREFS 位进行选择) 放大后的电压值 ΔVR_I , 因此每一位可表示 $\Delta VR_I/8388608$ 的模拟输入值。

$$1 \text{ LSB} = \Delta VR_I / 8388608$$

通过下面的等式可估算 A/D 转换后的数据:

$$\Delta SI_I = (PGAGN \times ADGN \times \Delta DI_{\pm}) + DCSET$$

$$\Delta VR_I = VREFGN \times \Delta VR_{\pm}$$

$$ADC_Conversion_Data = (\Delta SI_I / \Delta VR_I) \times K$$

其中, $K=2^{23}$

注:

1. PGAGN、ADGN 和 VREFGN 的值由 PGS、AGS、VGS 控制位决定。
2. ΔSI_I : 放大及失调校准后的差分输入信号
3. PGAGN: PGA 增益
4. ADGN: A/D 转换器增益
5. VREFGN: 参考电压增益
6. ΔDI_{\pm} : 来自外部通道或内部信号的差分输入信号
7. DCSET: 失调电压
8. ΔVR_{\pm} : 差分参考电压
9. ΔVR_I : 放大后的差分参考输入电压


由于数字系统设计的 Delta Sigma A/D 转换器, 其转换的最大值为 8388607, 最小值为 -8388608, 因此有一个中间值 0。A/D 转换数据公式说明了转换值的变化范围。

| A/D 转换数据 (二进制补码, 十六进制值) | 十进制值 |
|----------------------------|----------|
| 0x7FFFFFFF | 8388607 |
| 0x800000 | -8388608 |

A/D 转换数据范围

上面的 A/D 转换数据表说明了 A/D 转换值的范围。

下图显示直流输入电压值和 A/D 转换数据 (以二进制补码形式表示) 之间的关系。



A/D 转换数据

A/D 转换数据与输入电压和 PGA 的选择有关。A/D 转换输出数据以二进制补码的形式表示，代码的长度为 24 位，最高位为符号位。最高位“0”表示输出为正数，最高位“1”表示输出为负数。所以最大值是 8388607，最小值是 -8388608。如果输入信号大于最大值，转换后的数据上限为 8388607；如果输入信号小于最小值，转换后的数据下限为 -8388608。

A/D 转换数据转为电压值

设计者可以通过下面的公式来恢复转换后的数据。

如果 MSB=0 (正转换数据):

$$\text{输入电压} = \frac{(\text{Converted data}) \times \text{LSB} - \text{DCSET}}{\text{PGAGN} \times \text{ADGN}}$$

如果 MSB=1 (负转换数据):

$$\text{输入电压} = \frac{(\text{Two's complement of Converted data}) \times \text{LSB} - \text{DCSET}}{\text{PGAGN} \times \text{ADGN}}$$

注：补码 = 反码 + 1

A/D 转换应用范例

范例：使用查询 EOC 的方式来检测转换结束

```
#include bh67f2752.inc
data .section 'data'
    adc_result_data_l db ?
    adc_result_data_m db ?
    adc_result_data_h db ?
code .section 'code'
start:
    clr ADE ; Disable A/D converter interrupt
    mov a, 083H ; Power control for PGA, A/D converter
    mov PWRC, a ; PWRC=10000011, LDO enable, LDO Bypass
                ; disable, LDO output voltage: 3.3V

    mov a, 000H
    mov PGAC0, a ; PGA gain=1, ADC gain=1, VREF gain=1
    mov a, 000H
    mov PGAC1, a ; INIS, INX, DCSET in default value
    set VREFS ; for using internal reference voltage
                ; pair VOREG &AVSS

    clr ADOR2 ; for 10Hz output data rate,
                ; ADOR[2:0]=001, FLMS[2:0]=000


    clr ADOR1
    set ADOR0
    clr FLMS2
    clr FLMS1
    clr FLMS0
    clr ADOFF ; A/D converter exit power down mode.
    set ADRST ; A/D converter in reset mode
    clr ADRST ; A/D converter in conversion
                ; (continuous mode)

    clr EOC ; Clear "EOC" flag
loop:
    snz EOC ; Polling "EOC" flag
    jmp loop ; Wait for read data

    clr adc_result_data_h
    clr adc_result_data_m
    clr adc_result_data_l
    mov a, ADRL
    mov adc_result_data_l, a ; Get Low byte ADC value
    mov a, ADRM
    mov adc_result_data_m, a ; Get Middle byte ADC value
    mov a, ADRH
    mov adc_result_data_h, a ; Get High byte ADC value
get_adc_value_ok:
    clr EOC ; Clearing read flag
    jmp loop ; for next data read
end
```

温度传感器

该单片机提供了一个内部温度传感器以补偿其性能。PGA 输入通道通过选择连接到 V_{TSOP} 或 V_{TSON} ，A/D 转换器可以获得温度信息，设计者可以对 A/D 转换数据做一些调整。下图说明了温度传感器的功能操作。



UART 接口

该单片机内建了全双工异步串行通讯 UART 接口，可以很方便地与其它具有串行口的外部设备进行通信。UART 具有许多功能特性，且可在发送或接收串行数据时，将数据组成一个 8 位或 9 位的数据帧，一帧一帧地进行传输。它还具有检测数据覆盖或帧错误等功能。UART 功能占用一个内部中断向量，当接收到数据或数据发送结束，触发 UART 中断。

内建的 UART 功能包含以下特性：

- 全双工通用异步接收器和发送器 (UART) 通信
- 8 或 9 位字符长度
- 奇校验，偶校验或无校验
- 1 位或 2 位停止位
- 8 位预分频波特率发生器
- 奇偶校验，帧，噪声和溢出错误检测
- 支持地址检测中断 (最后一位 = 1)
- 独立的发送和接收使能
- 2-byte FIFO 接收数据缓存器
- RX 引脚唤醒功能
- 中断可由下列条件触发：
 - ◆ 发送器为空
 - ◆ 发送器空闲
 - ◆ 接收器已满
 - ◆ 接收器溢出
 - ◆ 地址模式检测

UART 外部引脚

内部 UART 有两个外部引脚 TX 和 RX，可与外部串行接口进行通信。TX 和 RX 分别为 UART 发送脚和接收脚，与 I/O 口或其它功能共用引脚。当 UARTEN、TXEN 和 RXEN 位被置高时，将自动设置这些 I/O 脚或其它共用脚


能脚为 TX 输出和 RX 输入，并且除能 TX 和 RX 引脚上的上拉电阻功能。当 UARTEN、TXEN 或 RXEN 位被清零除能 TX 或 RX 引脚功能后，TX 或 RX 引脚可用作通用 I/O 口或其它引脚共用功能。

UART 数据传输方案

下图显示了 UART 的整体数据传输结构安排。通过应用程序将需要发送的数据首先写入 TXR 寄存器，接着此数据被传输到发送移位寄存器 TSR 中，然后在波特率发生器所控制的速率下将 TSR 寄存器中数据一位位地移到 TX 引脚上，低位在前。只有 TXR 寄存器被映射到单片机的数据存储器中，而发送移位寄存器没有实际地址，所以发送移位寄存器不可直接操作。

要接收的数据在波特率发生器所控制的速率下，低位在前高位在后，从外部引脚 RX 进入接收移位寄存器 RSR。当数据接收完成，数据从接收移位寄存器移入可被用户程序操作的 RXR 寄存器中。RXR 寄存器被映射到单片机数据存储器中，而接收移位寄存器没有实际地址，所以接收移位寄存器不可直接操作。

需要注意的是，上述发送寄存器 TXR 和接收寄存器 RXR，其实是共享一个地址的数据寄存器 TXR_RXR 寄存器，该寄存器用于数据发送和数据传输。



UART 数据传输结构

UART 状态和控制寄存器

与 UART 功能相关的有五个寄存器——控制 UART 模块整体功能的 USR、UCR1 和 UCR2 寄存器，控制波特率的 BRG 寄存器，管理发送和接收数据的数据寄存器 TXR_RXR。

| 寄存器名称 | 位 | | | | | | | |
|---------|--------|------|------|-------|-------|-------|-------|------|
| | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
| USR | PERR | NF | FERR | OERR | RIDLE | RXIF | TIDLE | TXIF |
| UCR1 | UARTEN | BNO | PREN | PRT | STOPS | TXBRK | RX8 | TX8 |
| UCR2 | TXEN | RXEN | BRGH | ADDEN | WAKE | RIE | TIIE | TEIE |
| TXR_RXR | D7 | D6 | D5 | D4 | D3 | D2 | D1 | D0 |
| BRG | D7 | D6 | D5 | D4 | D3 | D2 | D1 | D0 |

UART 寄存器列表

● **USR 寄存器**

USR 寄存器为 UART 的状态寄存器，可通过程序读取以确定 UART 当前状态。此寄存器中所有标志位为只读。各个标志位的详细说明如下：

| Bit | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
|------|------|----|------|------|-------|------|-------|------|
| Name | PERR | NF | FERR | OERR | RIDLE | RXIF | TIDLE | TXIF |
| R/W | R | R | R | R | R | R | R | R |
| POR | 0 | 0 | 0 | 0 | 1 | 0 | 1 | 1 |

- Bit 7 PERR: 奇偶校验出错标志位**
 0: 奇偶校验正确
 1: 奇偶校验出错
 PERR 是奇偶校验出错标志位。此只读标志位 PERR=0，表示奇偶校验正确；若 PERR=1，接收到的数据奇偶校验出错。只有使能了奇偶校验此位才有效。可使用软件清除该标志位，即先读取 USR 寄存器再读 RXR 寄存器来清除此标志位。
- Bit 6 NF: 噪声干扰标志位**
 0: 没有受到噪声干扰
 1: 受到噪声干扰
 NF 是噪声干扰标志位。若此只读标志位 NF=0，表明没有受到噪声干扰；若 NF=1，UART 接收数据时受到噪声干扰。它与 RXIF 在同周期内置位，但不会与溢出标志位同时置位。可使用软件清除该标志位，即先读取 USR 寄存器再读 RXR 寄存器将清除此标志位。
- Bit 5 FERR: 帧错误标志位**
 0: 无帧错误发生
 1: 有帧错误发生
 FREE 是帧错误标志位。若 FREE=0，没有帧错误发生；若 FREE=1，当前的数据发生了帧错误。可使用软件清除该标志位，即先读取 USR 寄存器再读 RXR 寄存器来清除此位。
- Bit 4 OERR: 溢出错误标志位**
 0: 无溢出错误发生
 1: 有溢出错误发生
 OERR 是溢出错误标志位，表示接收缓冲器是否溢出。若 OERR=0，没有溢出错误；若 OERR=1，发生了溢出错误，它将影响下一组数据的接收。可通过软件清除该标志位，即先读取 USR 寄存器再读 RXR 寄存器将清除此标志位。
- Bit 3 RIDLE: 接收状态标志位**
 0: 正在接收数据
 1: 接收器空闲
 RIDLE 是接收状态标志位。若 RIDLE=0，正在接收数据；若 RIDLE=1，接收器空闲。在接收到停止位和下一个数据的起始位之间，RIDLE 被置位，表明 UART 空闲，RX 脚处于逻辑高状态。
- Bit 2 RXIF: 接收寄存器状态标志位**
 0: RXR 寄存器为空
 1: RXR 寄存器含有有效数据，至少能读取一个以上的字符
 RXIF 是接收寄存器状态标志位。当 RXIF=0，RXR 寄存器为空；当 RXIF=1，RXR 寄存器接收到新数据。当数据从移位寄存器加载到 RXR 寄存器中时，如果 UCR2 寄存器中的 RIE=1，则会触发中断。当接收数据时检测到一个或多个错误时，相应的标志位 NF、FERR 或 PERR 会在同一周期内置位。当 RXIF 位为高，读取 USR 寄存器再读 RXR 寄存器，如果 RXR 寄存器中没有新的数据，那么将清除 RXIF 标志。
- Bit 1 TIDLE: 发送空闲标志位**
 0: 正在发送数据
 1: 发送器空闲
 TIDLE 是数据发送完成标志位。若 TIDLE=0，数据传输中。当 TXIF=1 且数据发送完毕或者暂停字被发送时，TIDLE 置位。TIDLE=1，TX 引脚空闲且处于逻

辑高状态。当 TIDLE 位为高，读取 USR 寄存器再写 TXR 寄存器将清除 TIDLE 位。数据字符或暂停字就绪时，不会产生该标志位。

Bit 0 **TXIF**: 发送数据寄存器 TXR 状态位
0: 数据还没有从缓冲器加载到移位寄存器中
1: 数据已从缓冲器加载到移位寄存器中 (TXR 数据寄存器为空)

TXIF 是发送数据寄存器为空标志位。若 TXIF=0，数据还没有从缓冲器加载到移位寄存器中；若 TXIF=1，数据已从缓冲器中加载到移位寄存器中。读取 USR 寄存器再写 TXR 寄存器将清除 TXIF。应注意当 TXEN 被置位，由于发送缓冲器未充满，TXIF 也会被置位。

• UCR1 寄存器

UCR1 和 UCR2 是 UART 的两个控制寄存器，用来定义各种 UART 功能，例如 UART 的使能与除能、奇偶校验控制和传输数据的长度等等。详细解释如下：

| Bit | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
|------|--------|-----|------|-----|-------|-------|-----|-----|
| Name | UARTEN | BNO | PREN | PRT | STOPS | TXBRK | RX8 | TX8 |
| R/W | R/W | R/W | R/W | R/W | R/W | R/W | R | W |
| POR | 0 | 0 | 0 | 0 | 0 | 0 | x | 0 |

“x”：未知

Bit 7 **UARTEN**: UART 功能使能位
0: UART 除能，TX 和 RX 脚处于浮空状态
1: UART 使能，TX 和 RX 脚作为 UART 功能引脚

此位为 UART 的使能位。UARTEN=0，UART 除能，RX 和 TX 处于浮空状态；UARTEN=1，UART 使能，TX 和 RX 将分别由 TXEN 和 RXEN 控制。

当 UART 被除能将清除缓冲器，所有缓冲器中的数据将被忽略，另外波特率计数器、错误和状态标志位被复位，TXEN、RXEN、TXBRK、RXIF、OERR、FERR、PERR 和 NF 清零而 TIDLE、TXIF 和 RIDLE 置位，UCR1、UCR2 和 BRG 寄存器中的其它位保持不变。若 UART 工作时 UARTEN 清零，所有发送和接收将停止，模块也将复位成上述状态。当 UART 再次使能时，它将在上次配置下重新工作。

Bit 6 **BNO**: 发送数据位数选择位
0: 8-bit 传输数据
1: 9-bit 传输数据

此位用于选择数据长度格式，可选择长度为 8 位或 9 位。BNO=1，传输数据为 9 位；BNO=0，传输数据为 8 位。若选择了 9 位数据传输格式，RX8 和 TX8 将分别存储接收和发送数据的第 9 位。

Bit 5 **PREN**: 奇偶校验使能位
0: 奇偶校验除能
1: 奇偶校验使能

此位为奇偶校验使能位。PREN=1，使能奇偶校验；PREN=0，除能奇偶校验。最高有效位置换成一个奇偶校验位。

Bit 4 **PRT**: 奇偶校验选择位
0: 偶校验
1: 奇校验

此位为奇偶校验类型选择位。奇偶校验选择位。PRT=1，奇校验 PRT=0，偶校验。

Bit 3 **STOPS**: 停止位的长度选择位
0: 有一位停止位
1: 有两位停止位

此位用来设置停止位的长度。STOP=1，有两位停止位；STOP=0，只有一位停止位。

- Bit 2 **TXBRK**: 暂停字发送控制位
 0: 没有暂停字要发送
 1: 发送暂停字
 TXBRK 是暂停字发送控制位。TXBRK=0, 没有暂停字要发送, TX 引脚正常操作; TXBRK=1, 将会发送暂停字, 发送器将发送逻辑“0”。若 TXBRK 为高, 缓冲器中数据发送完毕后, 发送器将至少保持 13 位宽的低电平直至 TXBRK 复位。
- Bit 1 **RX8**: 接收 9-bit 数据传输格式中的第 8 位 (只读)
 此位只有在传输数据为 9 位的格式中有效, 用来存储接收数据的第 9 位。BNO 是用来控制传输位数是 8 位还是 9 位。
- Bit 0 **TX8**: 发送 9-bit 数据传输格式中的第 8 位 (只写)
 此位只有在传输数据为 9 位的格式中有效, 用来存储发送数据的第 9 位。BNO 是用来控制传输位数是 8 位还是 9 位。

● **UCR2 寄存器**

UCR2 是 UART 的第二个控制寄存器, 它的主要功能是控制发送器、接收器以及各种 UART 中断源的使能或除能。它也可用来控制波特率, 使能接收唤醒和地址侦测。详细解释如下:

| Bit | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
|------|------|------|------|-------|------|-----|------|------|
| Name | TXEN | RXEN | BRGH | ADDEN | WAKE | RIE | THIE | TEIE |
| R/W | R/W | R/W | R/W | R/W | R/W | R/W | R/W | R/W |
| POR | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |

- Bit 7 **TXEN**: UART 发送使能控制位
 0: UART 发送除能
 1: UART 发送使能
 此位为发送使能位。TXEN=0, 发送将被除能, 发送器立刻停止工作。另外缓冲器将被复位, 此时 TX 引脚将处于浮空状态。若 TXEN=1 且 UARTEN=1, 则发送将被使能, TX 引脚将由 UART 来控制。在数据传输时清除 TXEN 将中止数据发送且复位发送器, 此时 TX 引脚将处于浮空状态。
- Bit 6 **RXEN**: UART 接收使能控制位
 0: UART 接收除能
 1: UART 接收使能
 此位为接收使能位。RXEN=0, 接收将被除能, 接收器立刻停止工作。另外缓冲器将被复位, 此时 RX 引脚将处于浮空状态。若 RXEN=1 且 UARTEN=1, 则接收将被使能, RX 引脚将由 UART 来控制。在数据接收时清除 RXEN 将中止数据接收且复位接收器, 此时 RX 引脚将处于浮空状态。
- Bit 5 **BRGH**: 波特率发生器高低速选择位
 0: 低速波特率
 1: 高速波特率
 此位为波特率发生器高低速选择位, 它和 BRG 寄存器一起控制 UART 的波特率。BRGH=1, 为高速模式; BRGH=0, 为低速模式。
- Bit 4 **ADDEN**: 地址检测使能控制位
 0: 地址检测除能
 1: 地址检测使能
 此位为地址检测使能和除能位。ADDEN=1, 地址检测使能, 此时数据的第 8 位 (BON=0 时对应 RX7) 或第 9 位 (BON=1 时对应 RX8) 为高, 那么接到的是地址而非数据。若相应的中断使能, 则每次接收到的数据的地址位 (根据 BNO 的值来确定是第 8 或是第 9 位) 置位时都将产生中断请求。若地址检测功能使能, 所接收的地址位为 0, 那么将不会产生中断且收到的数据也会被忽略。

- Bit 3 **WAKE**: RX 脚下降沿唤醒功能使能位
0: RX 脚下降沿唤醒功能除能
1: RX 脚下降沿唤醒功能使能
此位用于控制 RX 引脚下降沿时是否唤醒 UART 功能。此位仅当 UART 时钟源 f_H 关闭时有效。若 UART 时钟源 f_H 还开启, 则 RX 引脚唤醒 UART 功能无效。若此位置高且 UART 时钟 f_H 关闭, 当 RX 引脚发生下降沿时会产生 UART 唤醒请求。若相应的中断使能, 将产生 RX 引脚唤醒 UART 的中断, 以告知单片机使其通过应用程序开启 UART 时钟源 f_H , 从而唤醒 UART 功能。否则, 若此位为低, 即使 RX 引脚发生下降沿也无法恢复 UART 功能。
- Bit 2 **RIE**: 接收中断使能位
0: 接收中断除能
1: 接收中断使能
此位为接收中断使能或除能位。若 RIE=1, 当 OERR 或 RXIF 置位时, UART 的中断请求标志置位; 若 RIE=0, UART 中断请求标志不受 OERR 和 RXIF 影响。
- Bit 1 **TIIE**: 发送器空闲中断使能位
0: 发送器空闲中断除能
1: 发送器空闲中断使能
此位为发送器空闲中断的使能或除能位。若 TIIE=1, 当 TIDLE 置位时, UART 的中断请求标志置位; 若 TIIE=0, UART 中断请求标志不受 TIDLE 的影响。
- Bit 0 **TEIE**: 发送寄存器为空中断使能位
0: 发送寄存器为空中断除能
1: 发送寄存器为空中断使能
此位为发送寄存器为空中断的使能或除能位。若 TEIE=1, 当 TXIF 置位时, UART 的中断请求标志置位; 若 TEIE=0, UART 中断请求标志不受 TXIF 的影响。

● TXR_RXR 寄存器

TXR_RXR 是一个数据寄存器, 用来存储 TX 引脚将要发送或 RX 引脚正在接收的数据。

| Bit | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
|------|-----|-----|-----|-----|-----|-----|-----|-----|
| Name | D7 | D6 | D5 | D4 | D3 | D2 | D1 | D0 |
| R/W | R/W | R/W | R/W | R/W | R/W | R/W | R/W | R/W |
| POR | x | x | x | x | x | x | x | x |

“x”: 未知

Bit 7~0 **D7~D0**: UART 发送 / 接收数据位 bit 7~bit 0

波特率发生器

UART 自身具有一个波特率发生器, 通过它可以设定串行数据通信速率。波特率由一个独立的内部 8 位计数器所控制, 其周期取决于两个因素。第一个因素为波特率寄存器 BRG 中的值, 第二个因素则是控制寄存器 UCR2 中的 BRGH 位的值。BRGH 是决定波特率发生器处于高速模式还是低速模式, 从而决定计算公式的选用。下列波特率计算公式中所用 BRG 寄存器的值 N 决定分频因数。注意 BRG 寄存器中的 N 为十进制数, 其范围是 0 到 255。

| UCR2 BRGH | 0 | 1 |
|----------------|--------------------|--------------------|
| Baud Rate (BR) | $f_H / [64 (N+1)]$ | $f_H / [16 (N+1)]$ |

通过对 UCR2 寄存器的 BRGH 位进行编程选择上述相关公式以及 BRG 寄存器中的所需值可设定所需波特率。注意, 由于实际波特率值取决于 BEG 寄存器中的离散值 N, 在实际值与理论值之间会出现相关误差。下面举例说明如何计算 BRG 寄存器 N 值和误差值。

• **BRG 寄存器**

| Bit | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
|------|-----|-----|-----|-----|-----|-----|-----|-----|
| Name | D7 | D6 | D5 | D4 | D3 | D2 | D1 | D0 |
| R/W | R/W | R/W | R/W | R/W | R/W | R/W | R/W | R/W |
| POR | x | x | x | x | x | x | x | x |

“x”：未知

Bit 7~0 **D7~D0**: 波特率值

通过对 UCR2 寄存器的 BRGH 位进行编程选择上述相关规格以及 BRG 寄存器中的所需值可设定所需波特率。

波特率和误差计算

系统选用 4M 时钟频率且 BRGH=0，若期望的波特率为 4800，计算它的 BRG 寄存器的值 N，实际波特率和误差。

根据上表，波特率 $BR = f_{H}/[64(N+1)]$

转换后的公式 $N = [f_{H}/(BR \times 64)] - 1$

带入参数 $N = [4000000/(4800 \times 64)] - 1 = 12.0208$

取最接近的值，十进制 12 写入 BRG 寄存器，实际波特率如下

$BR = 4000000/[64 \times (12+1)] = 4808$

因此，误差 = $(4808 - 4800)/4800 = 0.16\%$

UART 模块的设置与控制

UART 采用标准的不归零码传输数据，这种方法通常被称为 NRZ 法。它由 1 位起始位，8 位或 9 位数据位和 1 位或者 2 位停止位组成。奇偶校验是由硬件自动完成的，可设置成奇校验、偶校验和无校验三种格式。常用的数据传输格式由 8 位数据位，无校验，1 位停止位组成，用 8、N、1 表示，它是系统上电的默认格式。数据位数、停止位数和奇偶校验由 UCR1 寄存器的 BNO、PRT、PREN 和 STOPS 等位设定。用于数据发送和接收的波特率由一个内部的 8 位波特率发生器产生，数据传输时低位在前高位在后。尽管 UART 发送器和接收器在功能上相互独立，但它们使用相同的数据传输格式和波特率，在任何情况下，停止位是必需的。

UART 的使能和除能

UART 是由 UCR1 寄存器的 UARTEN 位来使能和除能的。若 UARTEN、TXEN 和 RXEN 都置位，则 TX 和 RX 分别为 UART 的发送端口和接收端口。若没有数据发送，TX 引脚默认状态为高电平。

UARTEN 清零将除能 TX 和 RX，使其可作为普通输入 / 输出或其它引脚共用功能。当 UART 被除能时将清空缓冲器，所有缓冲器中的数据将被忽略，另外误差和状态标志位被复位，TXEN、RXEN、TXBRK、RXIF、OERR、FERR、PERR 和 NF 清零而 TIDLE、TXIF 和 RIDLE 置位，UCR1、UCR2 和 BRG 寄存器中的其它位保持不变。若 UART 工作时 UCR1 寄存器中的 UARTEN 清零，所有发送和接收将停止，模块也将复位成上述状态。当 UART 再次使能时，它将在上次配置下重新工作。

数据位、奇偶校验和停止位选择


数据传输格式由数据长度、是否校验、校验类型、地址位以及停止位长度等多种因素组成。它们都是由 UCR1 寄存器的各个位控制的。BNO 决定数据传输是 8 位还是 9 位；PRT 决定校验类型；PRTEN 决定是否选择奇偶校验；而 STOPS

决定选用 1 位还是 2 位停止位。下表列出了各种数据传输格式。若地址检测功能使能，地址位，即数据字节的最高位，用来确定此帧是地址还是数据。停止位的长度和数据位的长度无关且只用于发射端。接收端只有一个停止位。

| 起始位 | 数据位 | 地址位 | 校验位 | 停止位 |
|---------------|-----|-----|-----|-----|
| 8 位数据位 | | | | |
| 1 | 8 | 0 | 0 | 1 |
| 1 | 7 | 0 | 1 | 1 |
| 1 | 7 | 1 | 0 | 1 |
| 9 位数据位 | | | | |
| 1 | 9 | 0 | 0 | 1 |
| 1 | 8 | 0 | 1 | 1 |
| 1 | 8 | 1 | 0 | 1 |

发送和接收数据格式

下图为 8 位和 9 位数据格式的发送和接收波形。



UART 发送器

UCR1 寄存器的 BNO 位是控制数据传输的长度。BNO=1 其长度为 9 位，第 9 位 MSB 存储在 UCR1 寄存器的 TX8 中。发送器的核心是发送移位寄存器 TSR，它的数据由发送寄存器 TXR 提供，应用程序只须将发送数据写入 TXR 寄存器。上组数据的停止位发出前，TSR 寄存器禁止写入。如果还有新的数据要发送，一旦停止位发出，待发数据将会从 TXR 寄存器加载到 TSR 寄存器。应注意的是 TSR 不像其它寄存器一样直接映射到数据存储器，所以应用程序不能对其进行读写操作。TXEN=1，发送使能，但若 TXR 寄存器没有加载数据且波特率没有设置一个移位时钟源，发送器将不会工作。先写 TXR 寄存器再置高 TXEN 也会触发发送。当发送器使能，若 TSR 寄存器为空，数据写入 TXR 寄存器将会直接加载到 TSR 寄存器中。发送器工作时，TXEN 清零，发送器将立刻停止工作并且复位，此时 TX 引脚可用作普通输入 / 输出引脚或其它引脚共用功能。

发送数据

当 UART 发送数据时，数据从移位寄存器中移到 TX 引脚上，其低位在前高位在后。在发送模式中，TXR 寄存器在内部总线和发送移位寄存器间形成一个缓冲。应注意的是如果选择 9 位数据传输格式，最高位 MSB 存储在 UCR1 寄存器的 TX8 中。发送器的启动可由如下步骤完成：

- 正确地设置 BNO、PRT、PREN 和 STOPS 位以确定数据长度、校验类型和停止位长度。
- 设置 BRG 寄存器，选择所需波特率。
- 置高 TXEN，确保 TX 作为 UART 的发送端引脚。
- 读取 USR 寄存器，然后将待发数据写入 TXR 寄存器。注意，此步骤会清除 TXIF 标志位。

要继续发送数据可重复上述动作。需要注意的是, 当 TXIF=0 时, 数据将禁止写入 TXR 寄存器。可以通过以下步骤来清除 TXIF:

1. 读取 USR 寄存器
2. 写 TXR 寄存器

只读标志位 TXIF 由 UART 硬件置位。若 TXIF=1, TXR 寄存器为空, 其它数据可以写入而不会覆盖以前的数据。若 TEIE=1, TXIF 标志位会产生中断。在数据传输时, 写 TXR 寄存器指令会将待发数据暂存在 TXR 寄存器中, 当前数据发送完毕后, 待发数据被加载到发送移位寄存器中。当发送器空闲时, 写 TXR 寄存器指令会将数据直接加载到 TSR 寄存器中, 数据传输立刻开始且 TXIF 置位。在发送停止位或暂停帧后, 一帧数据发送完毕, TIDLE 将被置位。可以通过以下步骤来清除 TIDLE:

1. 读取 USR 寄存器
2. 写 TXR 寄存器

注意, 清除 TXIF 和 TIDLE 软件执行次序相同。

发送暂停

若 TXBRK=1, 下一帧将会发送暂停字。它是由一个起始位、 $13 \times N$ ($N=1, 2, \dots$) 位逻辑 0 组成。置位 TXBRK 将会发送暂停字, 而清除 TXBRK 将产生停止位, 传输暂停字不会产生中断。需要注意的是, 暂停字至少 13 位宽。若 TXBRK 持续为高, 那么发送器会一直发送暂停字; 当应用程序将 TXBRK 清零后, 发送器结束最后一帧暂停字的发送后接着发送一位或两位停止位。暂停字后的高电平保证下一帧数据起始位的检测。

UART 接收器

UART 接收器支持 8 位或者 9 位数据接收。若 BNO=1, 数据长度为 9 位, 而最高位 MSB 存放在 UCR1 寄存器的 RX8 中。接收器的核心是串行移位寄存器 RSR。RX 外部引脚上的数据送入数据恢复器中, 它在 16 倍波特率的频率下工作, 而串行移位器工作在正常波特率下。当在 RX 引脚上检测到停止位, 数据从 RSR 寄存器中加载到为空的接收数据寄存器 RXR 中。RX 引脚上的每一位数据会被采样三次以判断其逻辑状态。应注意 RSR 不像其它寄存器一样映射在数据存储区, 所以应用程序不能对其进行读写操作。

接收数据

当 UART 接收数据时, 数据低位在前高位在后, 连续地从外部 RX 引脚进入。在读取模式中, RXR 寄存器在内部总线和接收移位寄存器间形成一个缓冲。RXR 寄存器是一个两层的 FIFO 缓冲器, 它能保存两帧数据的同时接收第三帧数据。注意应用程序必须保证在接收完第三帧前读取 RXR 寄存器, 否则忽略第三帧数据并且发生溢出错误。接收器的启动可由如下步骤完成:

- 正确地设置 BNO、PRT、PREN 位以确定数据长度、校验类型。
- 设置 BRG 寄存器, 选择所需波特率。
- 置高 RXEN, 确保 RX 引脚作为 UART 的接收端引脚。

此时接收器被使能并检测起始位。

接收数据将会发生如下事件:

- 当 TXR、RXR 寄存器中包含有效数据时, USR 寄存器中的 RXIF 位将会置位, 溢出错误发生之前至多还有一帧数据可读。
- 若 RIE=1, 数据从 RSR 寄存器加载到 RXR 寄存器中将产生中断。

- 若接收器检测到帧错误、噪声干扰错误、奇偶出错或溢出错误，那么相应的错误标志位置位。

可以通过如下步骤来清除 RXIF:

1. 读取 USR 寄存器
2. 读取 RXR 寄存器

接收暂停

UART 接收任何暂停字都会当作帧错误处理。接收器只根据 BNO 位的设置外加一个停止位来确定一帧数据的长度。若暂停字位数大于 BNO 位指定的长度外加一个停止位，接收器认为接收已完结，RXIF 和 FERR 置位，TXR_RXR 寄存器清 0，若相应的中断允许且 RIDLE 为高将会产生中断。暂停字会被视为仅包含 0 的字符，且 FERR 标志位置位。如果检测到较长的暂停信号，接收器会将此信号视为包含一个起始位、数据位和无效的停止位的数据帧并且置位 FERR 标志位。在下个开始位到来之前，接收器必须等待一个有效的停止位。接收器不会假定线上的暂停信号是下一个开始位。暂停字将会加载到缓冲器中，在接收到停止位前不会再接收数据，没有检测到停止位也会置位只读标志位 RIDLE。

- 帧错误标志位 FERR 置位。
- RXR 寄存器清零。
- OERR、NF、PERR、RIDLE 或 RXIF 可能会置位

空闲状态

当 UART 接收数据时，即在起始位和停止位之间，USR 寄存器的接收标志位 RIDLE 清零。在停止位和下一帧数据的起始位之间，RIDLE 被置位，表示接收器空闲。

接收中断

USR 寄存器的只读标志位 RXIF 由接收器的边缘触发置位。若 RIE=1，数据从移位寄存器 RSR 加载到 RXR 寄存器时产生中断，同样地，溢出也会产生中断。

接收错误处理

UART 会产生几种接收错误，下面部分将描述各错误以及 UART 如何处理。

溢出错误 – OERR 标志位

TXR_RXR 寄存器是一个两层的 FIFO 缓冲器，它能在保存两帧数据的同时接收第三帧数据，应用程序必须保证在接收完第三帧前读取 TXR_RXR 寄存器，否则发生溢出错误，通过溢出错误标志位 OERR 显示。

产生溢出错误时将会发生以下事件：

- USR 寄存器中 OERR 被置位。
- TXR_RXR 寄存器中数据不会丢失。
- RSR 寄存器数据将会被覆盖。
- 若 RIE=1，将会产生中断。

先读取 USR 寄存器再读取 TXR_RXR 寄存器可将 OERR 清零。

噪声干扰 – NF 标志位

数据恢复时多次采样可以有效的鉴别出噪声干扰。当检测到数据受到噪声干扰时将会发生以下事件：

- 在 RXIF 上升沿，USR 寄存器中只读标志位 NF 置位。
- 数据从 RSR 寄存器加载到 TXR_RXR 寄存器中。
- 不产生中断，但此位置位发生在 RXIF 置位产生中断的同周期内。

先读取 USR 寄存器再读取 TXR_RXR 寄存器可将 NF 清零。

帧错误 – FERR 标志位

如果检测到 0 而不是停止位，USR 寄存器中只读标志 FERR 置位。若选择两位停止位，此两位都必须为高，否则将置位 FERR。此标志位同接收的数据分别记录在 USR 寄存器和 TXR_RXR 寄存器中，此标志位可被任何复位清零。

奇偶校验错误 – PERR 标志位


若接收到数据出现奇偶校验错误，USR 寄存器中只读标志 PERR 置位。只有使能了奇偶校验，选择了校验类型，此标志位才有效。此标志位同接收的数据分别记录在 USR 寄存器和 TXR_RXR 寄存器中，此标志位可被任何复位清零。注意，在读取相应的数据之前必须先访问 USR 寄存器中的 FERR 和 PERR 错误标志位。

UART 模块中断结构

以下几种情况将产生 UART 中断，即发送寄存器为空、发送器空闲、接收器数据有效、接收器溢出、地址检测和 RX 引脚唤醒都会产生中断。在出现上述情况时，将产生一个低脉冲以引起单片机注意。当其中任何一种情况发生时，若其对应的中断控制位使能、整体 UART 中断允许且堆栈未滿，程序将会跳转到相应的中断向量执行中断服务程序，而后再返回主程序。这其中的四种情况在 USR 寄存器中有相关的标志位，若 UCR2 寄存器中相应中断使能位被置位，USR 寄存器中标志位将会产生中断。发送器有两个相应的中断使能位而两个接收器中断共用一个中断使能位。这些使能位可用于禁止个别的 UART 中断源。

地址检测也是 UART 的中断源，它没有相应的标志位，若 UCR2 寄存器中 ADDEN=1 使其功能，当检测到地址将会产生 UART 中断。RX 引脚唤醒也可以产生 UART 中断，它没有相应的标志位，但当 UART 时钟源 f_{clk} 关闭且 UCR 寄存器中的 WAKE 和 RIE 位被置位，由 RX 引脚上的下降沿唤醒单片机时将会产生 RX 唤醒中断。此时将有一定的延时周期，即系统启动延时，以供振荡器重启并在系统恢复正常操作之前达到稳定。

注意，USR 寄存器标志位为只读状态，软件不能对其进行设置，在进入相应中断服务程序时也不能清除这些标志位，其它中断亦是如此。这些标志位仅在 UART 特定动作发生时才会自动被清除，详细解释见 UART 寄存器章节。整体 UART 中断的使能或除能可由中断控制寄存器中的相关中断使能控制位控制，以确定屏蔽或同意 UART 模块的中断请求。



UART 中断结构

地址检测模式

置位 UCR2 寄存器中的 ADDEN 将启动地址检测模式。若此位为“1”，可产生接收数据有效中断，其请求标志位为 RXIF。若 ADDEN 使能，则在数据有效时只有在接收到的数据最高位为 1 才会产生中断，注意中断使能位 URE 和 EMI 也要使能才会产生中断。地址的最高位为第 9 位 (BNO=1) 或第 8 位 (BNO=0)，若此位为高，则接收到的是地址而非数据。只有接收的数据的最后一位为高才会产生中断。若 ADDEN 除能，每次置位 RXIF 都会产生接收有效数据中断，而不用考虑数据的最后一位。地址检测和奇偶校验在功能上相互排斥，若地址检测模式使能，为保证操作的正确必须将奇偶检验使能位清零，除能奇偶校验。

| ADDEN | Bit9 (BNO=1) Bit8 (BNO=0) | 产生 UART 中断 |
|-------|------------------------------|------------|
| 0 | 0 | √ |
| | 1 | √ |
| 1 | 0 | × |
| | 1 | √ |

ADDEN 位功能表

UART 模块暂停和唤醒

UART 时钟 f_{in} 关闭后 UART 模块将停止运行。当传送数据时 UART 时钟 f_{in} 关闭，发送将停止直到 UART 模块时钟再次使能。同样地，当接收数据时单片机进入空闲或休眠模式，数据接收也会停止。当单片机进入空闲或休眠模式，USR、UCR1、UCR2、接收 / 发送寄存器以及 BRG 寄存器都不会受到影响。建议在单片机进入空闲或休眠模式前先确保数据发送或接收已完成。

UART 功能中包括了 RX 引脚的唤醒功能，由 UCR2 寄存器中 WAKE 位控制使能或除能。进入空闲或休眠模式前，若该标志位与 UART 使能位 UARTEN、接收器使能位 RXEN 和接收器中断使能位 RIE 都被置位，则 RX 引脚的下降沿可将单片机从空闲或休眠模式中唤醒。应注意唤醒后系统需要一定的系统时钟周期才能正常工作，在此期间，RX 引脚上的任何数据将被忽略。

若要唤醒并产生 UART 中断，除了唤醒使能控制位和接收中断使能控制位需置位外，总中断使能位 EMI 和 UART 中断使能控制位 URE 也必须置位；若这两个控制位没有被置位，那么，单片机将可以被唤醒但不会产生中断。注意同样唤醒后系统需一定的延时才能正常工作，然后才会产生 UART 中断。


串行外设接口 – SPI

该单片机包含一个独立的 SPI 功能。SPI 接口常用于与外部设备如传感器、闪存或 EEPROM 内存等通信。四线 SPI 接口最初是由摩托罗拉公司研制，是一个有相当简单的通信协议的串行数据接口，这个协议可以简化与外部硬件的编程要求。

SPI 通信模式为全双工模式，且能以主 / 从模式的工作方式进行通信，单片机既可以做为主机，也可以做为从机。虽然 SPI 接口理论上允许一个主机控制多个从机，但此处的 SPI 中只有一个片选信号引脚 $\overline{\text{SPISCS}}$ 。若主机需要控制多个从机，可使用输入 / 输出引脚选择从机。

SPI 接口操作

SPI 接口是一个全双工串行同步数据传输器。SPI 接口的四线为：SPISDI、SPISDO、SPISCK 和 $\overline{\text{SPISCS}}$ 。SPISDI 和 SPISDO 是串行数据的输入和输出线，SPISCK 是串行时钟线， $\overline{\text{SPISCS}}$ 是从机的选择线。由于 SPI 的接口引脚与普通 I/O 口共用引脚，需通过设定引脚共用功能选择寄存器中的对应位来选择 SPI 接口引脚。SPI 接口可以通过 SPIC0 寄存器中的 SPIEN 位来除能或使能。连接到 SPI 接口的单片机以主 / 从模式进行通信，且所有的数据传输由主机发起，时钟信号也由主机控制。由于单片机只有一个 $\overline{\text{SPISCS}}$ 引脚，所以只能有一个从机。可通过软件控制 $\overline{\text{SPISCS}}$ 引脚使能与除能，设置 SPICSEN 位为“1”使能 $\overline{\text{SPISCS}}$ 功能，设置 SPICSEN 位为“0”， $\overline{\text{SPISCS}}$ 引脚将处于浮空状态。




SPI 主 / 从机连接方式

该单片机的 SPI 功能具有以下特点：

- 全双工同步数据传输
- 主从模式
- 最低有效位先传或最高有效位先传的数据传输模式
- 传输完成标志位
- 时钟源上升沿或下降沿有效

SPI 接口状态受很多因素的影响，如单片机处于主机或从机的工作模式和 SPICSEN 和 SPIEN 位的状态。



SPI 方框图

SPI 寄存器

有三个寄存器用于控制 SPI 接口的所有操作，其中有一个数据寄存器 SPID 和两个控制寄存器 SPIC0、SPIC1。

| 寄存器名称 | 位 | | | | | | | |
|-------|-------|-------|-----------|---------|--------|---------|---------|--------|
| | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
| SPIC0 | SPIM2 | SPIM1 | SPIM0 | — | — | — | SPIEN | SPIICF |
| SPIC1 | — | — | SPICKPOLB | SPICKEG | SPIMLS | SPICSEN | SPIWCOL | SPITRF |
| SPID | D7 | D6 | D5 | D4 | D3 | D2 | D1 | D0 |

SPI 寄存器列表

SPI 数据寄存器

SPID 寄存器用于存储发送和接收的数据。在单片机尚未将数据写入到 SPI 总线中时，要传输的数据应先存在 SPID 中。SPI 总线接收到数据之后，单片机就可以从 SPID 数据寄存器中读取。所有通过 SPI 传输或接收的数据都必须通过 SPID 实现。

• SPID 寄存器

| Bit | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
|------|-----|-----|-----|-----|-----|-----|-----|-----|
| Name | D7 | D6 | D5 | D4 | D3 | D2 | D1 | D0 |
| R/W | R/W | R/W | R/W | R/W | R/W | R/W | R/W | R/W |
| POR | x | x | x | x | x | x | x | x |

“x”：未知

Bit 7~0 **D7~D0**: SPI 数据寄存器 bit 7~bit 0

SPI 控制寄存器

单片机中有两个控制 SPI 接口功能的寄存器，SPIC0 和 SPIC1。寄存器 SPIC0 用于控制使能 / 除能功能和设置数据传输的时钟频率。寄存器 SPIC1 用于其它的控制功能，如 LSB/MSB 选择，写冲突标志位等。

● **SPIC0 寄存器**

| Bit | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
|------|-------|-------|-------|---|---|---|-------|--------|
| Name | SPIM2 | SPIM1 | SPIM0 | — | — | — | SPIEN | SPIICF |
| R/W | R/W | R/W | R/W | — | — | — | R/W | R/W |
| POR | 1 | 1 | 1 | — | — | — | 0 | 0 |

- Bit 7~5 **SPIM2~SPIM0**: SPI 工作模式控制位
 000: SPI 主机模式; SPI 时钟为 $f_{SYS}/4$
 001: SPI 主机模式; SPI 时钟为 $f_{SYS}/16$
 010: SPI 主机模式; SPI 时钟为 $f_{SYS}/64$
 011: SPI 主机模式; SPI 时钟为 f_{SUB}
 100: SPI 主机模式; SPI 时钟为 CTM1 CCRP 匹配频率 / 2
 101: SPI 从机模式
 110: SPI 除能
 111: SPI 除能

这几位用于用于选择 SPI 的主 / 从模式和 SPI 的主机时钟频率。SPI 时钟源可来自于系统时钟, 也可以选择来自 CTM1 和 f_{SUB} 。若选择的是作为 SPI 从机, 则其时钟源由外部主机提供。

- Bit 4~2 未定义, 读为 “0”

- Bit 1 **SPIEN**: SPI 使能控制位

- 0: 除能
1: 使能

此位为 SPI 接口的开 / 关控制位。此位为 “0” 时, SPI 接口除能, SPISDI、SPISDO、SPISCK 和 SPISCS 引脚将失去 SPI 功能, SPI 工作电流减小到最小值。此位为 “1” 时, SPI 接口使能。

- Bit 0 **SPIICF**: SPI 未完成标志位

- 0: 无 SPI 未完成情况
1: 出现 SPI 未完成情况

此位仅在 SPI 工作在从机模式中有效。若 SPIEN 和 SPICSEN 位置高, SPI 工作在从机模式但 SPISCS 在 SPI 数据传输完成之前由外部主机拉高, 则此位与 SPITRF 将被置位。此时若中断使能将产生中断。但若 SPIICF 位由软件程序软件置位, 则 SPITRF 将不被置 “1”。

● **SPIC1 寄存器**

| Bit | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
|------|---|---|-----------|---------|--------|---------|---------|--------|
| Name | — | — | SPICKPOLB | SPICKEG | SPIMLS | SPICSEN | SPIWCOL | SPITRF |
| R/W | — | — | R/W | R/W | R/W | R/W | R/W | R/W |
| POR | — | — | 0 | 0 | 0 | 0 | 0 | 0 |

- Bit 7~6 未定义, 读为 “0”

- Bit 5 **SPICKPOLB**: SPI 时钟线的基础状态位

- 0: 当时钟无效时, SPISCK 为高电平
1: 当时钟无效时, SPISCK 为低电平

此位决定了时钟线的基础状态, 当时钟无效时, 若此位为高, SPISCK 为低电平, 若此位为低, SPISCK 为高电平。

- Bit 4 **SPICKEG**: SPI 的 SPISCK 有效时钟边沿类型位

SPICKPOLB=0

- 0: SPISCK 为高电平且在 SPISCK 上升沿抓取数据
1: SPISCK 为高电平且在 SPISCK 下降沿抓取数据

SPICKPOLB =1

- 0: SPISCK 为低电平且在 SPISCK 下降沿抓取数据
1: SPISCK 为低电平且在 SPISCK 上升沿抓取数据

SPICKEG 和 SPICKPOLB 位用于设置 SPI 总线上时钟信号输入和输出方式。

在执行数据传输前, 这两位必须被设置, 否则将产生错误的时钟边沿信号。SPICKPOLB 位决定时钟线的基本状态, 若时钟无效且此位为高, 则 SPISCK 为低电平, 若时钟无效且此位为低, 则 SPISCK 为高电平。SPICKEG 位决定有效时钟边沿类型, 取决于 SPICKPOLB 的状态。


- Bit 3 **SPIMLS:** SPI 数据移位命令位
0: LSB 优先
1: MSB 优先
数据移位选择位用于选择数据传输时高位优先传输还是低位优先传输。此位设置为高时高位优先传输, 为低时低位优先传输。
- Bit 2 **SPICSEN:** SPI SPISCS 引脚控制位
0: 除能
1: 使能
SPICSEN 位用于 SPISCS 引脚的使能 / 除能控制。此位为低时, SPISCS 除能并处于浮空状态。此位为高时, SPISCS 使能并作为选择脚。
- Bit 1 **SPIWCOL:** SPI 写冲突标志位
0: 无冲突
1: 冲突
SPIWCOL 标志位用于监测数据冲突的发生。此位为高时, 数据在传输时被写入 SPID 寄存器。若数据正在被传输时, 此操作无效。此位可被应用程序清零。
- Bit 0 **SPITRF:** SPI 发送 / 接收结束标志位
0: 数据正在发送
1: 数据发送结束
SPITRF 位为发送 / 接收结束标志位, 当 SPI 数据传输结束时, 此位自动置高, 但需通过应用程序清零。此位也可用于产生中断。

SPI 通信


将 SPIEN 设置为高, 使能 SPI 功能之后, 单片机处于主机模式, 当数据写入到寄存器 SPID 的同时传输 / 接收开始进行。数据传输完成时, SPITRF 位将自动被置位但只能通过应用程序清零。单片机处于从机模式时, 收到主机发来的时钟信号之后, 会传输 SPID 中的数据, 而在 SPISDI 引脚上的数据也会被移入 SPID 寄存器中。

主机应在输出时钟信号之前先输出一个 SPISCS 信号以使能从机, 从机的数据传输功能也应在与 SPISCK 信号相关的适当时机准备就绪, 这由 SPICKPOLB 和 SPICKEG 位决定。所附时序图表明了 SPICKPOLB 和 SPICKEG 位各种设置情况下从机数据与 SPISCK 信号的关系。


即使在单片机处于空闲模式, SPI 功能仍将继续执行。



SPI 主机模式时序图




SPI 从机模式时序图 (SPICKEG=0)



Note: For SPI slave mode, if SPIEN=1 and SPICSEN=0, SPI is always enabled and ignores the SPISCS level.

SPI 从机模式时序图 (SPICKEG=1)



SPI 传输控制流程图

SPI 总线使能 / 除能

设置 $SPICSEN=1$ 、 $\overline{SPISCS}=0$ 将使能 SPI 总线，然后等待写数据到 SPID 寄存器 (TXRX 缓存器)。单片机处于主机模式时，数据写入 SPID 寄存器 (TXRX 缓存器) 后，自动开始数据传输或接收操作。数据传输完成时，SPITRF 位将被置位。单片机处于从机模式时，SPISCK 引脚上收到时钟脉冲信号之后，会传出 TXRX 缓存器中的数据，或移入 SPISDI 引脚上的数据。

当 SPI 除能时，SPISCK、SPISDI、SPISDO、 \overline{SPISCS} 可通过相关引脚共用控制位设置为普通 I/O 口或其它引脚共用功能。

SPI 操作

四线制 SPI 接口可完成所有主 / 从模式通信工作。

在 SPIC1 寄存器中，SPICSEN 位控制 SPI 接口的所有功能。设置此位为高， \overline{SPISCS} 信号线为有效状态，从而使能并控制 SPI 接口。设置此位为低，SPI 接口将被除能， \overline{SPISCS} 引脚处于浮空状态，此时不能用于控制 SPI 接口。如果 SPIC0 寄存器中的 SPICSEN 和 SPIEN 位设置为高，SPISDI 信号线将处于浮空状态且 SPISDO 信号线为高电平。主机模式中，如果 SPISCK 信号线为高还是

低取决于 SPIC1 寄存器的时钟极性选择位 SPICKPOLB。从机模式中，SPISCK 信号线处于浮空状态。如果 SPIEN 位设置为低，SPI 接口被除能，且 SPISCS、SPISDI、SPISDO 和 SPISCK 将作为普通 I/O 口或其它引脚共用功能。主机模式中，主机将一直产生时钟信号。当数据被写入 SPID 寄存器后，主机发起时钟和数据传输。从机模式中，由外部主机发出数据传送 / 接收时钟信号。下面介绍主从模式中数据传输步骤。

主机模式

- 步骤 1
设置 SPIC0 控制寄存器中的 SPIM2~SPIM0 位，选择时钟源和主机模式。
- 步骤 2
设置 SPICSEN 和 SPIMLS 位，选择高位或低位数据优先传送，这必须与从机一致。
- 步骤 3
设置 SPIC0 控制寄存器中的 SPIEN 位，使能 SPI 接口功能。
- 步骤 4
对于写操作：写数据到 SPID 寄存器，实际上此时数据会存储到 TXRX 缓存器中。再使用 SPISCK 和 SPISCS 信号线将数据输出。跳至步骤 5。
对于读操作：从 SPISDI 信号线上移入的数据将被存储到 TXRX 缓存器，直到所有数据接收完毕，再将数据全部锁存至 SPID 寄存器。
- 步骤 5
检测 SPIWCOL 位，若此位为高，则发生数据冲突并跳回至步骤 4；若为低，则继续执行下面的步骤。
- 步骤 6
检测 SPITRF 位或等待 SPI 串行总线中断发生。
- 步骤 7
从 SPID 寄存器中读数据。
- 步骤 8
清除 SPITRF。
- 步骤 9
跳回至步骤 4。

从机模式

- 步骤 1
设置 SPIC0 控制寄存器中的 SPIM2~SPIM0 位，选择 SPI 从机模式。
- 步骤 2
设置 SPICSEN 和 SPIMLS 位，选择高位或低位数据优先传送，这必须与主机一致。
- 步骤 3
设置 SPIC0 控制寄存器中的 SPIEN 位，使能 SPI 接口功能。
- 步骤 4
对于写操作：写数据到 SPID 寄存器，实际上此时数据会存储到 TXRX 缓存器中。等待主机时钟信号 SPISCK 和 SPISCS 信号线。跳至步骤 5。
对于读操作：从 SPISDI 信号线上移入的数据将被存储到 TXRX 缓存器，直到所有数据接收完毕，再将数据全部锁存至 SPID 寄存器。

- 步骤 5
检测 SPIWCOL 位, 若此位为高, 则发生数据冲突并跳回至步骤 4; 若为低, 则继续执行下面的步骤。
- 步骤 6
检测 SPITRF 位或等待 SPI 串行总线中断发生。
- 步骤 7
从 SPID 寄存器中读数据。
- 步骤 8
清除 SPITRF。
- 步骤 9
跳回至步骤 4。

错误侦测

SPIC1 寄存器中的 SPIWCOL 位用于数据传输期间监测数据冲突的发生。此位由 SPI 串行接口设置为高, 但必须由应用程序来清零。在数据传输期间, 如果写数据到 SPID 寄存器, 此时数据冲突发生且不允许数据继续被写入。

LCD 驱动

对于设计中带有 LCD 功能的大批量应用, 选择定制而非较昂贵的基于字符的显示方式可以有效地降低成本。然而, 驱动此类定制的显示器需要振幅及时间可变的 COM 和 SEG 信号, 且需很多特殊的考虑以正确地操作 LCD。此单片机有内部 LCD 信号产生电路, 可以自动地产生时间与振幅可变的信号直接驱动 LCD, 与用户 LCD 的接口连接也相当容易。


| 驱动数目 | 占空比 | 偏压 | 偏压类型 | 波形类型 |
|------|-----|-----|------|-------|
| 32×4 | 1/4 | 1/3 | R | A 或 B |
| 30×6 | 1/6 | 1/3 | R | A 或 B |

LCD 显示数据存储

数据存储中有一部分区域是专门为 LCD 的显示数据而保留, 即 LCD 显示数据存储。单片机内部显示驱动电路会自动读取任何写入此处的数据并据此产生 LCD 驱动信号。因此任何写入 LCD 存储器的数据, 会立即映射到连接单片机的 LCD 显示器上。应注意的是, 未引出的 LCD SEG 引脚所对应的 LCD 显示存储数据位不可用。

该单片机为 LCD 显示提供一个嵌入式数据存储区域。LCD 存储器的地址与通用数据存储重叠, 这个区域位于独立的 Sector 4。要用到的数据存储 Sector 通过使用存储器指针高字节寄存器指定。当要存取 LCD 存储器时, 首先要将 MP1H 或 MP2H 的值设为“04H”来选择对 Sector 4 操作。此后, 用户可以通过 MP1L 或 MP2L 使用间接寻址方式来对存储器进行操作。选择了 Sector 4 之后, 使用 MP1L 或 MP2L 可以对地址范围从“00H”开始的存储器操作, 就可以直接对显示存储器进行读或者写的操作了, 亦可通过扩展指令对 LCD 显示存储器进行全范围的寻址。

下方的 LCD 存储器映射图显示了内部 LCD 存储如何映射到单片机显示的 SEG 和 COM 引脚。应注意, 未使用的 LCD RAM 不可作为通用数据存储使用, 例如 LCD 选择为 1/4 占空比, 则 COM4~COM5 只能读为“0”。



LCD 存储器映射图

LCD 时钟源

LCD 时钟是由内部时钟源 f_{SUB} 通过内部分频电路进行 8 分频获得，其中， f_{SUB} 的时钟源来自内部 LIRC 振荡器。该方法可产生理想的 4kHz 频率的 LCD 时钟，以获得更好的 LCD 显示效果。

LCD 寄存器

LCD 控制寄存器 LCDCP 与 LCDC0 位于数据存储区，用于设置 LCD 驱动器的各种特性。

LCDC0 寄存器中的位用于控制 LCD 波形类型，偏压电流选择以及整个 LCD 的使能 / 除能控制。控制 LCD 使能 / 除能功能的 LCDEN 位仅在单片机工作在快速模式、低速模式或空闲模式时有效。若单片机处于休眠模式，则显示器将始终除能。LCDC0 寄存器中的 TYPE 位用于选择 A 型或 B 型的 LCD 波形信号。

LCDCP 寄存器中的 LCDPR 位用于选择 PLCD 或内部充电泵稳压器来提供电源给 LCD COM 和 SEG 引脚。CPVS1~CPVS0 位用于选择一个合适的充电泵稳压器输出电压电平给 LCD。DTYC 位用于选择 LCD 占空比。

| 寄存器名称 | 位 | | | | | | | |
|-------|------|---|---|------|-------|--------|--------|-------|
| | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
| LCDC0 | TYPE | — | — | — | — | LCDIS1 | LCDIS0 | LCDEN |
| LCDCP | — | — | — | DTYC | LCDPR | — | CPVS1 | CPVS0 |

LCD 寄存器列表

• LCDC0 寄存器

| Bit | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
|------|------|---|---|---|---|--------|--------|-------|
| Name | TYPE | — | — | — | — | LCDIS1 | LCDIS0 | LCDEN |
| R/W | R/W | — | — | — | — | R/W | R/W | R/W |
| POR | 0 | — | — | — | — | 0 | 0 | 0 |

Bit 7 **TYPE**: LCD 波形类型选择

0: A 型

1: B 型

Bit 6~3 未定义, 读为“0”

Bit 2~1 **LCDIS1-LCDIS0**: LCD 偏压电流选择 ($V_A=V_{PLCD}=V_{DD}$, 1/3 bias)

00: 25 μ A

01: 50 μ A

10: 100 μ A

11: 200 μ A

Bit 0 **LCDEN**: LCD 使能控制

0: 除能

1: 使能

在快速、低速和空闲模式下, LCD 使能 / 除能可由此位控制。在休眠模式下, LCD 始终关闭。

• LCDCP 寄存器

| Bit | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
|------|---|---|---|------|-------|---|-------|-------|
| Name | — | — | — | DTYC | LCDPR | — | CPVS1 | CPVS0 |
| R/W | — | — | — | R/W | R/W | — | R/W | R/W |
| POR | — | — | — | 0 | 0 | — | 0 | 0 |

Bit 7~5 未定义, 读为“0”

Bit 4 **DTYC**: 定义 LCD 占空比

0: 1/4 占空比

1: 1/6 占空比

若选择 1/4 占空比, 则 COM0~COM3 引脚将被用于 LCD COM 输出, 而 COM4~COM5 引脚可配置为其它引脚共用功能。若选择 1/6 占空比, 则所有的 COM 引脚都用于 LCD COM 输出。

Bit 3 **LCDPR**: LCD 电源选择

0: PLCD 引脚

1: 内部充电泵

当此位为“0”, LCD 电源来自 PLCD 引脚, 其内部充电泵除能。

Bit 2 未定义, 读为“0”

Bit 1~0 **CPVS1-CPVS0**: 内部充电泵输出电压选择

00: 3.3V


01: 3.0V

10: 2.7V

11: 4.5V

LCD 电压源和偏压

对于 1/3 偏压的结构, 要用到 V_{SS} 、 V_A 、 V_B 和 V_C 四种电压值。 V_A 可由 PLCD 引脚或内部充电泵稳压器提供, 通过 LCDCP 寄存器中的 LCDPR 位设置。内部充电泵有四种电压输出, 取决于 LCDCP 寄存器中的 CPVS[1:0] 的设定。 V_B 等于 $V_A \times 2/3$, V_C 等于 $V_A \times 1/3$ 。




- 注: 1. 当 LCDPR=1, PCLD 引脚应连接一个 4.7μF 的外部电容; 当 LCDPR=0, PLCD 引脚无需连接外部电容。
2. 当 R 型 LCD 除能, 直流路径将关闭。
3. 当 LCDEN 和 LCDPR 位都设为“1”时, 内部充电泵才会启动。

LCD 偏压配置 (LCDPR=0)

LCD 充电泵

通过 LCDCP 寄存器中的 LCDPR 位可以选择 COM 和 SEG 引脚电源来自 PLCD 引脚输入或内部充电泵稳压器。若设置 LCDPR 位为低, 将选择外部 PLCD 引脚为 LCD 驱动器提供电压源。若设置 LCDPR 位为高, 将选择内部充电泵提供 LCD 电压源。内部充电泵可提供四种电压输出, 通过 LCDCP 寄存器中的 CPVS[1:0] 位选择。若选择内部充电泵提供 LCD 电压源, 建议在外部 PLCD 引脚上连接 4.7μF 的电容, 确保稳定的输出电压。充电泵仅在 LCDEN 和 LCDPR 位皆被置高时才会启动。



LCD 驱动充电泵电路

| LCDPR | CPVS[1:0] | LCD 供电电源 |
|-------|-----------|---------------|
| 0 | xx | 来自 PLCD 引脚 |
| 1 | 00 | 充电泵电路输出, 3.3V |
| | 01 | 充电泵电路输出, 3.0V |
| | 10 | 充电泵电路输出, 2.7V |
| | 11 | 充电泵电路输出, 4.5V |

LCD 驱动供电电源

LCD 复位状态

LCD 具有内部复位功能，通过对 LCDC0 寄存器中 LCDEN 位状态的反码与休眠功能执行或运算确定。清零 LCDEN 位将复位 LCD 功能。当单片机进入休眠模式，即使 LCDEN 位被置位以使能 LCD 驱动功能，LCD 仍将被复位。

当 LCDEN 被置位以使能 LCD 驱动功能，若此时发生单片机复位，则 LCD 将被复位，复位期间 COM 与 SEG 输出将处于浮空状态。复位操作将持续一个 $t_{RSTD}+t_{SST}$ 时间。 $t_{RSTD}+t_{SST}$ 的详细信息参考系统上电时间特性表。

| MCU 复位 | 休眠模式 | LCDEN | LCD 复位 | COM 与 SEG 电压电平 |
|--------|------|-------|--------|----------------|
| 否 | Off | 1 | 否 | 正常运行 |
| 否 | Off | 0 | 是 | 低 |
| 否 | On | x | 是 | 低 |
| 是 | x | x | 是 | 浮空 |

注：1. 此处的单片机复位条件不包括空闲或休眠模式下的看门狗定时器溢出复位。
2. “x”：无关。

LCD 复位状态

LCD 驱动输出

LCD 驱动的输出结构为 32×4 或 30×6 。LCD 驱动偏压类型为 R 型，且偏压值固定为 $1/3$ 。

由于 LCD 基本性质的缘故，它们的像素点只能加上 AC 电压，如果加上 DC 电压，将会引起永久性的损害。因此 LCD 显示器的对比度由提供到每个像素的实际 RMS 电压控制，这个值等于 COM 引脚上的电压值减去 SEG 引脚上电压值的结果的 RMS 值。RMS 电压必须大于 LCD 的饱和电压，以便能打开像素点，但同时也要小于阈值电压，以便能关闭像素点。

因为要将 DC 电压限制为 0 且以尽量少的连接数来控制尽可能多的像素点，因此需要产生时间振幅可变的信号供给 LCD 使用。这些时间与振幅都可变的信号由单片机内的 LCD 驱动电路自动产生。占空比决定使用 COM 口的个数，也称为底板或 COM。例如，占空比为 $1/4$ ，表示 COM 的数目为 4，因此该值定义了每个 LCD 信号帧内的时间片数。单片机提供两种类型的信号即 A 型和 B 型，通过寄存器 LCDC0 中的 TYPE 位加以选择。B 型提供较低频率的信号，然而，较低的频率可能引起闪烁，从而影响显示的清晰度。

4 COM, 1/3 Bias

LCD Display Off Mode

COM0 ~ COM3

All segment outputs

Normal Operation Mode

1 Frame

COM0

COM1

COM2

COM3

All segments are OFF

COM0 side segments are ON

COM1 side segments are ON

COM2 side segments are ON

COM3 side segments are ON

COM0,1 side segments are ON

COM0,2 side segments are ON

COM0,3 side segments are ON

(other combinations are omitted)

All segments are ON

— VA
 — VB
 — VC
 — VSS

— VA
 — VB
 — VC
 — VSS

— VA
 — VB
 — VC
 — VSS

— VA
 — VB
 — VC
 — VSS

— VA
 — VB
 — VC
 — VSS

— VA
 — VB
 — VC
 — VSS

— VA
 — VB
 — VC
 — VSS

— VA
 — VB
 — VC
 — VSS

— VA
 — VB
 — VC
 — VSS

— VA
 — VB
 — VC
 — VSS

— VA
 — VB
 — VC
 — VSS

— VA
 — VB
 — VC
 — VSS


— VA
 — VB
 — VC
 — VSS

— VA
 — VB
 — VC
 — VSS

— VA
 — VB
 — VC
 — VSS


— VA
 — VB
 — VC
 — VSS

LCD 驱动输出 – A 型, 1/4 Duty, 1/3 Bias



LCD 驱动输出 – B 型, 1/4 Duty, 1/3 Bias

6 COM, 1/3 Bias



LCD 驱动输出 – A 型, 1/6 Duty, 1/3 Bias

LCD Display Off Mode

COM0 ~ COM5

All segment outputs

Normal Operation Mode

1 Frame

COM0

COM1

COM2

COM3

COM4

COM5

All segments are OFF

COM0 side segments are ON

COM1 side segments are ON

COM2 side segments are ON

COM3 side segments are ON

COM4 side segments are ON

COM5 side segments are ON

COM0,1 side segments are ON

COM0,2 side segments are ON

COM0,3 side segments are ON

COM0,4 side segments are ON

COM0,5 side segments are ON

All segments are ON

— VA
 — VB
 — VC
 — VSS

— VA
 — VB
 — VC
 — VSS

— VA
 — VB
 — VC
 — VSS

— VA
 — VB
 — VC
 — VSS

— VA
 — VB
 — VC
 — VSS

— VA
 — VB
 — VC
 — VSS

— VA
 — VB
 — VC
 — VSS

— VA
 — VB
 — VC
 — VSS

— VA
 — VB
 — VC
 — VSS

— VA
 — VB
 — VC
 — VSS

— VA
 — VB
 — VC
 — VSS

— VA
 — VB
 — VC
 — VSS

— VA
 — VB
 — VC
 — VSS

— VA
 — VB
 — VC
 — VSS

— VA
 — VB
 — VC
 — VSS

— VA
 — VB
 — VC
 — VSS

— VA
 — VB
 — VC
 — VSS

— VA
 — VB
 — VC
 — VSS

— VA
 — VB
 — VC
 — VSS

— VA
 — VB
 — VC
 — VSS

— VA
 — VB
 — VC
 — VSS

LCD 驱动输出 – B 型, 1/6 Duty, 1/3 Bias


编程注意事项

LCD 编程时要注意几点, 其中之一就是在单片机上电后, 要保证 LCD 存储器正确地初始化。与通用数据存储器一样, 在上电后, LCD 存储器的内容是未知的。由于 LCD 存储器的内容会映射到实际的 LCD 显示, 所以在上电后, 为获得正确的显示图形, 初始化此存储器内容是非常重要的。

在实际应用中, 必须要考虑 LCD 的实际容性负载。对于单片机来说, LCD 的像素点一般可以看作电容性的负载, 要确保所连接的像素点不能过多。这点对可以连接多个 LCD 像素点的 COM 口来说尤为重要。接下来的流程图描述 LCD 的等效电路。

另外还有一个要注意的就是当单片机进入空闲模式或低速模式后所发生的变化。LCDC0 控制寄存器中的 LCD 使能控制位 LCDEN 会清零以降低功耗。当此位被清零, 就会停止产生显示的驱动信号, 并处于一种低功耗的空白显示的状态。

要注意当上电复位后, LCDEN 位会被清零, 显示功能关闭。



LCD 面板等效电路

中断

中断是单片机一个重要功能。当外部事件或内部功能如发生定时器模块或 A/D 转换器转换结束等, 并且产生中断时, 系统会暂时中止当前的程序而转到执行相对应的中断服务程序。此单片机提供多个外部中断和内部中断功能, 外部中断由 INT0~INT1 引脚产生, 而内部中断由各种内部功能, 如定时器模块 (TM)、时基、LVD、EEPROM、UART、SPI 和 A/D 转换器等产生。

中断寄存器

中断控制基本上是在一定单片机条件发生时设置请求标志位, 应用程序中中断使能位的设置是通过位于特殊功能数据存储器中的一系列寄存器控制的。寄存器总的分为三类。第一类是 INTC0~INTC2 寄存器, 用于设置基本的中断; 第二类是 MFI0~MFI2 寄存器, 用于设置多功能中断; 第三类是 INTEG 寄存器, 用于设置外部中断边沿触发类型。

寄存器中含有中断控制位和中断请求标志位。中断控制位用于使能或除能各种中断, 中断请求标志位用于存放当前中断请求的状态。它们都按照特定的模式命名, 前面表示中断类型的缩写, 紧接着是中断号 (可选), 最后的字母 “E” 代表使能 / 除能位, “F” 代表请求标志位。

| 功能 | 使能位 | 请求标志位 | 注释 |
|---------------------|--------------------|--------------------|-------|
| 总中断 | EMI | — | — |
| INT _n 引脚 | INT _n E | INT _n F | n=0~1 |
| A/D 转换器 | ADE | ADF | — |
| 多功能中断 | MFnE | MFnF | n=0~2 |
| 时基 | TBnE | TBnF | n=0~1 |
| LVD | LVE | LVF | — |
| EEPROM | DEE | DEF | — |
| UART | URE | URF | — |
| SPI | SPIE | SPIF | — |
| CTM | CTMnPE | CTMnPF | n=0~1 |
| | CTMnAE | CTMnAF | |

中断寄存器位命名模式

| 寄存器名称 | 位 | | | | | | | |
|-------|-----|------|--------|--------|--------|--------|--------|--------|
| | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
| INTEG | — | — | — | — | INT1S1 | INT1S0 | INT0S1 | INT0S0 |
| INTC0 | — | ADF | INT1F | INT0F | ADE | INT1E | INT0E | EMI |
| INTC1 | URF | MF2F | MF1F | MF0F | URE | MF2E | MF1E | MF0E |
| INTC2 | — | TB1F | TB0F | SPIF | — | TB1E | TB0E | SPIE |
| MFI0 | — | — | CTM0AF | CTM0PF | — | — | CTM0AE | CTM0PE |
| MFI1 | — | — | CTM1AF | CTM1PF | — | — | CTM1AE | CTM1PE |
| MFI2 | — | — | DEF | LVF | — | — | DEE | LVE |

中断寄存器列表

● **INTEG 寄存器**

| Bit | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
|------|---|---|---|---|--------|--------|--------|--------|
| Name | — | — | — | — | INT1S1 | INT1S0 | INT0S1 | INT0S0 |
| R/W | — | — | — | — | R/W | R/W | R/W | R/W |
| POR | — | — | — | — | 0 | 0 | 0 | 0 |

Bit 7~4 未定义, 读为“0”

Bit 3~2 **INT1S1~INT1S0**: INT1 脚中断边沿控制位

- 00: 除能中断
- 01: 上升沿中断
- 10: 下降沿中断
- 11: 双沿中断

Bit 1~0 **INT0S1~INT0S0**: INT0 脚中断边沿控制位

- 00: 除能中断
- 01: 上升沿中断
- 10: 下降沿中断
- 11: 双沿中断

● **INTC0 寄存器**

| Bit | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
|------|---|-----|-------|-------|-----|-------|-------|-----|
| Name | — | ADF | INT1F | INT0F | ADE | INT1E | INT0E | EMI |
| R/W | — | R/W | R/W | R/W | R/W | R/W | R/W | R/W |
| POR | — | 0 | 0 | 0 | 0 | 0 | 0 | 0 |

Bit 7 未定义, 读为“0”

Bit 6 **ADF**: A/D 转换器中断请求标志位

- 0: 无请求
- 1: 中断请求

Bit 5 **INT1F**: INT1 中断请求标志位

- 0: 无请求
- 1: 中断请求

Bit 4 **INT0F**: INT0 中断请求标志位

- 0: 无请求
- 1: 中断请求

Bit 3 **ADE**: A/D 转换器中断控制位

- 0: 除能
- 1: 使能

Bit 2 **INT1E**: INT1 中断控制位

- 0: 除能
- 1: 使能

Bit 1 **INT0E**: INT0 中断控制位

- 0: 除能
- 1: 使能

Bit 0 **EMI**: 总中断控制位

- 0: 除能
- 1: 使能

• INTC1 寄存器

| Bit | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
|------|-----|------|------|------|-----|------|------|------|
| Name | URF | MF2F | MF1F | MF0F | URE | MF2E | MF1E | MF0E |
| R/W | R/W | R/W | R/W | R/W | R/W | R/W | R/W | R/W |
| POR | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |

- Bit 7 **URF**: UART 中断请求标志位
0: 无请求
1: 中断请求
- Bit 6 **MF2F**: 多功能中断 2 请求标志位
0: 无请求
1: 中断请求
- Bit 5 **MF1F**: 多功能中断 1 请求标志位
0: 无请求
1: 中断请求
- Bit 4 **MF0F**: 多功能中断 0 请求标志位
0: 无请求
1: 中断请求
- Bit 3 **URE**: UART 中断控制位
0: 除能
1: 使能
- Bit 2 **MF2E**: 多功能中断 2 控制位
0: 除能
1: 使能
- Bit 1 **MF1E**: 多功能中断 1 控制位
0: 除能
1: 使能
- Bit 0 **MF0E**: 多功能中断 0 控制位
0: 除能
1: 使能

• INTC2 寄存器

| Bit | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
|------|---|------|------|------|---|------|------|------|
| Name | — | TB1F | TB0F | SPIF | — | TB1E | TB0E | SPIE |
| R/W | — | R/W | R/W | R/W | — | R/W | R/W | R/W |
| POR | — | 0 | 0 | 0 | — | 0 | 0 | 0 |

- Bit 7 未定义, 读为 “0”
- Bit 6 **TB1F**: 时基 1 中断请求标志位
0: 无请求
1: 中断请求
- Bit 5 **TB0F**: 时基 0 中断请求标志位
0: 无请求
1: 中断请求
- Bit 4 **SPIF**: SPI 中断请求标志位
0: 无请求
1: 中断请求
- Bit 3 未定义, 读为 “0”
- Bit 2 **TB1E**: 时基 1 中断控制位
0: 除能
1: 使能

- Bit 1 **TB0E**: 时基 0 中断控制位
 0: 除能
 1: 使能
- Bit 0 **SPIE**: SPI 中断控制位
 0: 除能
 1: 使能

● **MF10 寄存器**

| Bit | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
|------|---|---|--------|--------|---|---|--------|--------|
| Name | — | — | CTM0AF | CTM0PF | — | — | CTM0AE | CTM0PE |
| R/W | — | — | R/W | R/W | — | — | R/W | R/W |
| POR | — | — | 0 | 0 | — | — | 0 | 0 |

- Bit 7~6 未定义, 读为“0”
- Bit 5 **CTM0AF**: CTM0 CCRA 比较器中断请求标志位
 0: 无请求
 1: 中断请求
- Bit 4 **CTM0PF**: CTM0 CCRP 比较器中断请求标志位
 0: 无请求
 1: 中断请求
- Bit 3~2 未定义, 读为“0”
- Bit 1 **CTM0AE**: CTM0 CCRA 比较器中断控制位
 0: 除能
 1: 使能
- Bit 0 **CTM0PE**: CTM0 CCRP 比较器中断控制位
 0: 除能
 1: 使能

● **MF11 寄存器**

| Bit | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
|------|---|---|--------|--------|---|---|--------|--------|
| Name | — | — | CTM1AF | CTM1PF | — | — | CTM1AE | CTM1PE |
| R/W | — | — | R/W | R/W | — | — | R/W | R/W |
| POR | — | — | 0 | 0 | — | — | 0 | 0 |

- Bit 7~6 未定义, 读为“0”
- Bit 5 **CTM1AF**: CTM1 CCRA 比较器中断请求标志位
 0: 无请求
 1: 中断请求
- Bit 4 **CTM1PF**: CTM1 CCRP 比较器中断请求标志位
 0: 无请求
 1: 中断请求
- Bit 3~2 未定义, 读为“0”
- Bit 1 **CTM1AE**: CTM1 CCRA 比较器中断控制位
 0: 除能
 1: 使能
- Bit 0 **CTM1PE**: CTM1 CCRP 比较器中断控制位
 0: 除能
 1: 使能

● MF12 寄存器

| Bit | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
|------|---|---|-----|-----|---|---|-----|-----|
| Name | — | — | DEF | LVF | — | — | DEE | LVE |
| R/W | — | — | R/W | R/W | — | — | R/W | R/W |
| POR | — | — | 0 | 0 | — | — | 0 | 0 |

- Bit 7~6 未定义, 读为“0”
- Bit 5 **DEF**: 数据 EEPROM 中断请求标志位
0: 无请求
1: 中断请求
- Bit 4 **LVF**: LVD 中断请求标志位
0: 无请求
1: 中断请求
- Bit 3~2 未定义, 读为“0”
- Bit 1 **DEE**: 数据 EEPROM 中断控制位
0: 除能
1: 使能
- Bit 0 **LVE**: LVD 中断控制位
0: 除能
1: 使能


中断操作

若中断事件条件产生, 如一个 TM 比较器 P、比较器 A 匹配或 A/D 转换结束等等, 相关中断请求标志将置起。中断标志产生后程序是否会跳转至相关中断向量执行是由中断使能位的条件决定的。若使能位为“1”, 程序将跳至相关中断向量中执行; 若使能位为“0”, 即使中断请求标志置起中断也不会发生, 程序也不会跳转至相关中断向量执行。若总中断使能位为“0”, 所有中断都将除能。

当中断发生时, 下条指令的地址将被压入堆栈。相应的中断向量地址加载至 PC 中。系统将从此向量取下条指令。中断向量处通常为跳转指令, 以跳转到相应的中断服务程序。中断服务程序必须以“RETI”指令返回至主程序, 以继续执行原来的程序。

各个中断使能位以及相应的请求标志位, 以优先级的次序显示在下图。一些中断源有自己的向量, 而有些中断则共用多功能中断向量。一旦中断子程序被响应, 系统将自动清除 EMI 位, 所有其它的中断将被屏蔽, 这个方式可以防止任何进一步的中断嵌套。其它中断请求可能发生在此期间, 虽然中断不会立即响应, 但是中断请求标志位会被记录。

如果某个中断服务子程序正在执行时, 有另一个中断要求立即响应, 那么 EMI 位应在程序进入中断子程序后置位, 以允许此中断嵌套。如果堆栈已满, 即使此中断使能, 中断请求也不会被响应, 直到堆栈减少为止。如果要求立刻动作, 则堆栈必须避免成为储满状态。请求同时发生时, 执行优先级如下流程图所示。所有被置起的中断请求标志都可把单片机从休眠或空闲模式中唤醒, 若要防止唤醒动作发生, 在单片机进入休眠或空闲模式前应将相应的标志置起。



中断结构

外部中断

通过 INT0~INT1 引脚上的信号变化可控制外部中断。当触发沿选择位设置好触发类型，INT0~INT1 引脚的状态发生变化，外部中断请求标志 INT0F~INT1F 被置位时外部中断请求产生。若要跳转到相应中断向量地址，总中断控制位 EMI 和相应中断使能位 INT0E~INT1E 需先被置位。此外，必须使用 INTEG 寄存器使能外部中断功能并选择触发沿类型。外部中断引脚和普通 I/O 口共用，如果相应寄存器中的中断使能位被置位，并且通过引脚共用寄存器选择外部中断脚，此引脚将被作为外部中断脚使用。此时该引脚必须通过设置控制寄存器，将该引脚设置为输入口。当中断使能，堆栈未满并且外部中断脚状态改变，将调用外部中断向量子程序。当响应外部中断服务子程序时，中断请求标志位 INT0F~INT1F 会自动复位且 EMI 位会被清零以除能其它中断。注意，即使此引脚被用作外部中断输入，其上拉电阻选择仍保持有效。寄存器 INTEG 被用来选择有效的边沿类型，来触发外部中断。可以选择上升沿还是下降沿或双沿触发都产生外部中断。注意 INTEG 也可以用来除能外部中断功能。

LVD 中断

低电压检测中断属于多功能中断。当低电压检测功能检测到一个低电压时，LVD 中断请求标志 LVF 被置位，LVD 中断请求产生。若要程序跳转到相应中断向量地址，总中断控制位 EMI、低电压中断使能位 LVE 和相关的多功能中断使能位需先被置位。当中断使能，堆栈未满且低电压条件发生时，可跳转至 LVD 中断向量子程序中执行。当低电压中断响应，EMI 将被自动清零以除能其它中断，多功能中断请求标志位也将被自动清零，但 LVF 中断标志位必须通过应用程序手动清除。

EEPROM 中断

EEPROM 写中断属于多功能中断。当写周期结束, EEPROM 中断请求标志 DEF 被置位, EEPROM 中断请求产生。若要程序跳转到相应中断向量地址, 总中断控制位 EMI 和 EEPROM 中断使能位 DEE 和相关的多功能中断使能位需先被置位。当中断使能, 堆栈未满且 EEPROM 写周期结束时, 可跳转至相关中断向量子程序中执行。当 EEPROM 中断响应, EMI 将被自动清零以除能其它中断, 多功能中断请求标志位也将被自动清零, 但 DEF 中断标志位必须通过应用程序手动清除。

A/D 转换器中断

A/D 转换动作的结束控制 A/D 转换器中断。当 A/D 转换器中断请求标志 ADF 被置位, 即 A/D 转换过程完成时, 中断请求发生。若要跳转到相应中断向量地址, 总中断控制位 EMI、A/D 转换器中断使能位 ADE 需先被置位。当中断使能, 堆栈未满且 A/D 转换动作结束时, 将调用 A/D 转换器中断向量子程序。当 A/D 转换器中断响应时, ADF 标志将自动清除, EMI 将被自动清零以除能其它中断。

多功能中断

该单片机具有多个多功能中断。与其它中断不同, 这些没有独立源, 但由其它现有的中断源构成, 即 TM 中断, EEPROM 中断和 LVD 中断。

当多功能中断中任何一种中断请求标志 MF_nF 被置位, 多功能中断请求产生。当所包含的任一功能产生中断请求标志, 多功能中断标志将置位。若要跳转到相应的中断向量地址, 当多功能中断使能, 堆栈未满, 包括在多功能中断中的任意一个中断发生时, 将调用多功能中断向量中的一个子程序。当响应中断服务子程序时, 相关的多功能请求标志位会自动复位且 EMI 位会自动清零以除能其它中断。

但必须注意的是, 在中断响应时, 虽然多功能中断标志会自动复位, 但多功能中断源的请求标志位必须由应用程序清零。

UART 中断

UART 传输中断由几种 UART 传输条件来控制。当发送器为空、发送器空闲、接收器数据有效、接收器溢出、地址检测和 RX 引脚唤醒, UART 中断请求标志 URF 被置位, UART 中断请求产生。若要程序跳转到相应中断向量地址, 总中断控制位 EMI 和 UART 中断使能位 URE 需先被置位。当中断使能, 堆栈未满且以上任何一种情况发生时, 将调用 UART 中断向量子程序。当响应中断服务子程序时, 相应的中断请求标志位 URF 会自动复位且 EMI 位会被清零以除能其它中断。注意, USR 寄存器里的标志位只有在对 UART 执行特定动作时才会被清零, 详细参考 UART 章节。


SPI 中断

串行外设接口模块中断即 SPI 中断。当一个字节数据已由 SPI 接口接收或发送完或发生 SPI 传输未完成的情况, 中断请求标志 SPIF 被置位, SPI 中断请求产生。若要程序跳转到相应中断向量地址, 总中断控制位 EMI 和串行接口中断使能位 SPIE 位需先被置位。当中断使能, 堆栈未满且上述任一情况发生时, 可跳转至 SPI 中断向量子程序中执行。当串行接口中断响应, 相应的中断请求标志位 SPIF 会自动复位且 EMI 位会被清零以除能其它中断。

时基中断

时基中断提供一个固定周期的中断信号，由各自的定时器功能产生溢出信号控制。当出现这种情况时其各自的中断请求标志 TB0F 或 TB1F 被置位，中断请求发生。若要跳转到其相应的中断向量地址，总中断使能位 EMI 和时基使能位 TB0E 或 TB1E 需先被置位。当中断使能，堆栈未满足且时基溢出时，将调用它们各自的中断向量子程序。当响应中断服务子程序时，相应的中断请求标志位 TB0F 或 TB1F 会自动复位且 EMI 位会被清零以除能其它中断。

时基中断的目的是提供一个固定周期的中断信号。其时钟源 f_{PSC} 来源于内部时钟源 f_{SYS} , $f_{SYS}/4$ 或 f_{SUB} ，经过一个分频器，其分频比可通过配置 TB0C 和 TB1C 寄存器中的位选择以获得更长的中断周期。时钟源控制时基中断周期，分别通过 PSCR 寄存器中的 CLKSEL[1:0] 进行选择。



时基中断

• PSCR 寄存器

| Bit | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
|------|---|---|---|---|---|---|---------|---------|
| Name | — | — | — | — | — | — | CLKSEL1 | CLKSEL0 |
| R/W | — | — | — | — | — | — | R/W | R/W |
| POR | — | — | — | — | — | — | 0 | 0 |

Bit 7~2 未定义, 读为“0”

Bit 1~0 **CLKSEL1~CLKSEL0:** 预分频器时钟源 f_{PSC} 选择

- 00: f_{SYS}
- 01: $f_{SYS}/4$
- 1x: f_{SUB}

● TB0C 寄存器

| Bit | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
|------|-------|---|---|---|---|------|------|------|
| Name | TB0ON | — | — | — | — | TB02 | TB01 | TB00 |
| R/W | R/W | — | — | — | — | R/W | R/W | R/W |
| POR | 0 | — | — | — | — | 0 | 0 | 0 |

- Bit 7 **TB0ON**: 时基 0 使能控制位
0: 除能
1: 使能
- Bit 6~3 未定义, 读为 “0”
- Bit 2~0 **TB02~TB00**: 时基 0 溢出周期选择位
000: $2^8/f_{psc}$
001: $2^9/f_{psc}$
010: $2^{10}/f_{psc}$
011: $2^{11}/f_{psc}$
100: $2^{12}/f_{psc}$
101: $2^{13}/f_{psc}$
110: $2^{14}/f_{psc}$
111: $2^{15}/f_{psc}$

● TB1C 寄存器

| Bit | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
|------|-------|---|---|---|---|------|------|------|
| Name | TB1ON | — | — | — | — | TB12 | TB11 | TB10 |
| R/W | R/W | — | — | — | — | R/W | R/W | R/W |
| POR | 0 | — | — | — | — | 0 | 0 | 0 |

- Bit 7 **TB1ON**: 时基 1 使能控制位
0: 除能
1: 使能
- Bit 6~3 未定义, 读为 “0”
- Bit 2~0 **TB12~TB10**: 时基 1 溢出周期选择位
000: $2^8/f_{psc}$
001: $2^9/f_{psc}$
010: $2^{10}/f_{psc}$
011: $2^{11}/f_{psc}$
100: $2^{12}/f_{psc}$
101: $2^{13}/f_{psc}$
110: $2^{14}/f_{psc}$
111: $2^{15}/f_{psc}$

TM 中断

简易型 TM 各有两个内部中断。所有的 TM 中断都包含在多功能中断中。简易型 TM 有两个中断请求标志位 CTMnPF, CTMnAF 和两个使能位 CTMnPE, CTMnAE。当 TM 比较器 P、A 匹配情况发生时, 相应 TM 中断请求标志被置位, TM 中断请求产生。

若要程序跳转到相应中断向量地址, 总中断控制位 EMI、相应 TM 中断使能位和相关多功能中断使能位 MFnE 需先被置位。当中断使能, 堆栈未滿且 TM 比较器匹配情况发生时, 可跳转至相关多功能中断向量程序执行。当 TM 中断响应, EMI 将被自动清零以除能其它中断, 多功能中断请求标志位 MFnF 也将被自动清零, 但 TM 中断标志位必须通过应用程序手动清除。

中断唤醒功能

每个中断都具有将处于休眠或空闲模式的单片机唤醒的能力。当中断请求标志由低到高转换时唤醒动作产生，其与中断是否使能无关。因此，尽管单片机处于休眠或空闲模式且系统振荡器停止工作，如有外部中断脚上产生外部边沿跳变或低电压都可能导致其相应的中断标志被置位，由此产生中断，因此必须注意避免伪唤醒情况的发生。若中断唤醒功能被除能，单片机进入休眠或空闲模式前相应中断请求标志应被置起。中断唤醒功能不受中断使能位的影响。

编程注意事项

通过禁止相关中断使能位，可以屏蔽中断请求，然而，一旦中断请求标志位被设定，它们会被保留在中断控制寄存器内，直到相应的中断服务子程序执行或请求标志位被软件指令清除。

有的中断为多功能中断，当响应中断服务时，只有多功能中断请求标志 MFnF 会自动清零，其独立中断请求标志需通过应用程序手动清零。

建议在中断服务子程序中不要使用“CALL 子程序”指令。中断通常发生在不可预料的情况或是需要立刻执行的某些应用。假如只剩下一层堆栈且没有控制好中断，当“CALL 子程序”在中断服务子程序中执行时，将破坏原来的控制序列。

所有中断在休眠或空闲模式下都具有唤醒功能，当中断请求标志发生由低到高的转变时都可产生唤醒功能。若要避免相应中断产生唤醒动作，在单片机进入休眠或空闲模式前需先将相应请求标志置为高。

当进入中断服务程序，系统仅将程序计数器的内容压入堆栈，如果中断服务程序会改变状态寄存器或其它的寄存器的内容而破坏控制流程，应事先将这些数据保存起来。

若从中断子程序中返回可执行 RET 或 RETI 指令。除了能返回至主程序外，RETI 指令还能自动设置 EMI 位为高，允许进一步中断。RET 指令只能返回至主程序，清除 EMI 位，除能进一步中断。

低电压检测 – LVD

该单片机具有低电压检测功能，即 LVD。该功能使能用于监测电源电压 V_{DD} 或 LVDIN 引脚输入电压，若电源电压低于一定值可提供一个警告信号。此功能在电池类产品中非常有用，在电池电压较低时产生警告信号。低电压检测也可产生中断信号。

LVD 寄存器

低电压检测功能由 LVDC 寄存器控制。VLVD2~VLVD0 位用于选择 8 个固定电压中的一个参考点。LVDO 位被置位时低电压情况发生，若 LVDO 位为低表明 V_{DD} 或 LVDIN 引脚输入电压工作在当前所设置低电压水平值之上。LVDEN 位用于控制低电压检测功能的开启 / 关闭，设置此位为高使能此功能，反之，关闭内部低电压检测电路。低电压检测会有一定的功耗，在不使用时可考虑关闭此功能，此举在功耗要求严格的电池供电应用中值得考虑。

• LVDC 寄存器

| Bit | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
|------|---|---|------|-------|-------|-------|-------|-------|
| Name | — | — | LVDO | LVDEN | VBGEN | VLVD2 | VLVD1 | VLVD0 |
| R/W | — | — | R | R/W | R/W | R/W | R/W | R/W |
| POR | — | — | 0 | 0 | 0 | 0 | 0 | 0 |

Bit 7~6 未定义，读为“0”

Bit 5 **LVDO**: LVD 输出标志位

0: 未检测到低电压
 1: 检测到低电压

Bit 4 **LVDEN**: 低电压检测控制位

0: 除能
 1: 使能

Bit 3 **VBGEN**: Bandgap 缓存器控制位

0: 除能
 1: 使能

注意当 LVD 或 LVR 功能使能或 VBGEN 位为“1”时，Bandgap 电路使能。


Bit 2~0 **VLVD2~VLVD0**: LVD 电压选择位

000: $V_{LVDIN} \leq 1.04V$
 001: 2.2V
 010: 2.4V
 011: 2.7V
 100: 3.0V
 101: 3.3V
 110: 3.6V
 111: 4.0V

注：当此位段被设置为“000”时，将 LVDIN 引脚输入电压与 1.04V 的 LVD 参考电压进行比较以检测 LVDIN 输入电压。设置为除“000”以外的其它值时，将 V_{DD} 电压与内部 LVD 电路所产生的特定参考电压值进行比较。

LVD 操作


低电压检测功能通过比较电源电压 V_{DD} 或 LVDIN 引脚电压与存储在 LVDC 寄存器中的预置电压值的结果来实现，该预置电压范围为 1.04V~4.0V。当电源电压 V_{DD} 或 LVDIN 引脚电压低于预置电压值时，LVDO 位被置为高，表明低电压产生。当单片机进入休眠模式时，即使 LVDEN 位为高，低电压检测器也会被除能。低电压检测器使能后，读取 LVDO 位前，电路稳定需要一定的延时 t_{LVDS} 。注意， V_{DD} 电压或 LVDIN 引脚电压可能上升或下降比较缓慢，在 V_{LVD} 电压值附近时，LVDO 位可能有多种变化。



LVD 操作

低电压检测器所产生的中断属于多功能中断，它是除了轮询 LVDO 位之外的另一种检测低电压的方法。中断条件产生置位 LVDO 并延时 t_{LVD} 后，中断产生。当单片机进入休眠模式时，即使 LVDEN 位为高，低电压检测器也会被除能。此种情况下，若 V_{DD} 或 LVDIN 引脚电压降至小于 LVD 预置电压值时，中断请求标志位 LVF 将被置位，中断产生，单片机将从空闲模式中被唤醒。若不要求低电压检测的唤醒功能使能，在单片机进入空闲模式前应将 LVF 标志置为高。当 LVD 功能使能，建议清除 LVD 标志位然后再使能中断功能以避免误动作。

应用电路



指令集

简介

任何单片机成功运作的核心在于它的指令集，此指令集为一组程序指令码，用来指导单片机如何去执行指定的工作。在 Holtek 单片机中，提供了丰富且灵活的指令，共超过六十条，程序设计者可以事半功倍地实现它们的应用。

为了更加容易理解各种各样的指令码，接下来按功能分组介绍它们。

指令周期

大部分的操作均只需要一个指令周期来执行。分支、调用或查表则需要两个指令周期。一个指令周期相当于四个系统时钟周期，因此如果在 8MHz 的系统时钟振荡器下，大部分的操作将在 0.5 μ s 中执行完成，而分支或调用操作则将在 1 μ s 中执行完成。虽然需要两个指令周期的指令通常指的是 JMP、CALL、RET、RETI 和查表指令，但如果牵涉到程序计数器低字节寄存器 PCL 也将多花费一个周期去加以执行。即指令改变 PCL 的内容进而导致直接跳转至新地址时，需要多一个周期去执行，例如“CLR PCL”或“MOV PCL, A”指令。对于跳转指令必须注意的是，如果比较的结果牵涉到跳转动作将多花费一个周期，如果没有则需一个周期即可。

数据的传送

单片机程序中数据传送是使用最为频繁的操作之一，使用三种 MOV 的指令，数据不但可以从寄存器转移至累加器（反之亦然），而且能够直接移动立即数到累加器。数据传送最重要的应用之一是从输入端口接收数据或传送数据到输出端口。

算术运算

算术运算和数据处理是大部分单片机应用所必需具备的能力，在 Holtek 单片机内部的指令集中，可直接实现加与减的运算。当加法的结果超出 255 或减法的结果少于 0 时，要注意正确的处理进位和借位的问题。INC、INCA、DEC 和 DECA 指令提供了对一个指定地址的值加一或减一的功能。

逻辑和移位运算

标准逻辑运算例如 AND、OR、XOR 和 CPL 全都包含在 Holtek 单片机内部的指令集中。大多数牵涉到数据运算的指令，数据的传送必须通过累加器。在所有逻辑数据运算中，如果运算结果为零，则零标志位将被置位，另外逻辑数据运用形式还有移位指令，例如 RR、RL、RRC 和 RLC 提供了向左或向右移动一位的方法。不同的移位指令可满足不同的应用需要。移位指令常用于串行端口的程序应用，数据可从内部寄存器转移至进位标志位，而此位则可被检验，移位运算还可应用在乘法与除法的运算组成中。

分支和控制转换

程序分支是采取使用 JMP 指令跳转至指定地址或使用 CALL 指令调用子程序的形式，两者之不同在于当子程序被执行完毕后，程序必须马上返回原来的地址。这个动作是由放置在子程序里的返回指令 RET 来实现，它可使程序跳回 CALL 指令之后的地址。在 JMP 指令中，程序则只是跳到一个指定的地址而已，并不需如 CALL 指令般跳回。一个非常有用的分支指令是条件跳转，跳转条件是由数据存储器或指定位来加以决定。遵循跳转条件，程序将继续执行下一条指令或略过且跳转至接下来的指令。这些分支指令是程序走向的关键，跳转条件可能是外部开关输入，或是内部数据位的值。

位运算

提供数据存储器中单个位的运算指令是 Holtek 单片机的特性之一。这特性对于输出端口位的设置尤其有用，其中个别的位或端口的引脚可以使用“SET [m].i”或“CLR [m].i”指令来设定其为高位或低位。如果没有这特性，程序设计师必须先读入输入口的 8 位数据，处理这些数据，然后再输出正确的新数据。这种读入 - 修改 - 写出的过程现在则被位运算指令所取代。

查表运算

数据的储存通常由寄存器完成，然而当处理大量固定的数据时，它的存储量常常造成对个别存储器的不便。为了改善此问题，Holtek 单片机允许在程序存储器中建立一个表格作为数据可直接存储的区域，只需要一组简易的指令即可对数据进行查表。

其它运算

除了上述功能指令外，其它指令还包括用于省电的“HALT”指令和使程序在极端电压或电磁环境下仍能正常工作的看门狗定时器控制指令。这些指令的使用则请查阅相关的章节。

指令集概要

当要操作的数据存储器位于数据存储器 Sector 0 时，下表说明了与数据存储器存取有关的指令。

惯例

x: 立即数
m: 数据存储器地址
A: 累加器
i: 第 0~7 位
addr: 程序存储器地址

| 助记符 | 说明 | 指令周期 | 影响标志位 |
|--------------|------------------------------------|----------------|----------------------|
| 算术运算 | | | |
| ADD A,[m] | ACC 与数据存储器相加，结果放入 ACC | 1 | Z, C, AC, OV, SC |
| ADDM A,[m] | ACC 与数据存储器相加，结果放入数据存储器 | 1 ^注 | Z, C, AC, OV, SC |
| ADD A, x | ACC 与立即数相加，结果放入 ACC | 1 | Z, C, AC, OV, SC |
| ADC A,[m] | ACC 与数据存储器、进位标志相加，结果放入 ACC | 1 | Z, C, AC, OV, SC |
| ADCM A,[m] | ACC 与数据存储器、进位标志相加，结果放入数据存储器 | 1 ^注 | Z, C, AC, OV, SC |
| SUB A, x | ACC 与立即数相减，结果放入 ACC | 1 | Z, C, AC, OV, SC, CZ |
| SUB A,[m] | ACC 与数据存储器相减，结果放入 ACC | 1 | Z, C, AC, OV, SC, CZ |
| SUBM A,[m] | ACC 与数据存储器相减，结果放入数据存储器 | 1 ^注 | Z, C, AC, OV, SC, CZ |
| SBC A,[m] | ACC 与数据存储器、进位标志的反相减，结果放入 ACC | 1 | Z, C, AC, OV, SC, CZ |
| SBCM A,[m] | ACC 与数据存储器、进位标志相减，结果放入数据存储器 | 1 ^注 | Z, C, AC, OV, SC, CZ |
| SBC A, x | ACC 与立即数、进位标志相减，结果放入 ACC | 1 | Z, C, AC, OV, SC, CZ |
| DAA [m] | 将加法运算中放入 ACC 的值调整为十进制数，并将结果放入数据存储器 | 1 ^注 | C |
| 逻辑运算 | | | |
| AND A,[m] | ACC 与数据存储器做“与”运算，结果放入 ACC | 1 | Z |
| OR A,[m] | ACC 与数据存储器做“或”运算，结果放入 ACC | 1 | Z |
| XOR A,[m] | ACC 与数据存储器做“异或”运算，结果放入 ACC | 1 | Z |
| ANDM A,[m] | ACC 与数据存储器做“与”运算，结果放入数据存储器 | 1 ^注 | Z |
| ORM A,[m] | ACC 与数据存储器做“或”运算，结果放入数据存储器 | 1 ^注 | Z |
| XORM A,[m] | ACC 与数据存储器做“异或”运算，结果放入数据存储器 | 1 ^注 | Z |
| AND A, x | ACC 与立即数做“与”运算，结果放入 ACC | 1 | Z |
| OR A, x | ACC 与立即数做“或”运算，结果放入 ACC | 1 | Z |
| XOR A, x | ACC 与立即数做“异或”运算，结果放入 ACC | 1 | Z |
| CPL [m] | 对数据存储器取反，结果放入数据存储器 | 1 ^注 | Z |
| CPLA [m] | 对数据存储器取反，结果放入 ACC | 1 | Z |
| 递增和递减 | | | |
| INCA [m] | 递增数据存储器，结果放入 ACC | 1 | Z |
| INC [m] | 递增数据存储器，结果放入数据存储器 | 1 ^注 | Z |
| DECA [m] | 递减数据存储器，结果放入 ACC | 1 | Z |
| DEC [m] | 递减数据存储器，结果放入数据存储器 | 1 ^注 | Z |

| 助记符 | 说明 | 指令周期 | 影响标志位 |
|-------------|--|----------------|-------|
| 移位 | | | |
| RRA [m] | 数据存储器右移一位, 结果放入 ACC | 1 | 无 |
| RR [m] | 数据存储器右移一位, 结果放入数据存储器 | 1 ^注 | 无 |
| RRCA [m] | 带进位将数据存储器右移一位, 结果放入 ACC | 1 | C |
| RRC [m] | 带进位将数据存储器右移一位, 结果放入数据存储器 | 1 ^注 | C |
| RLA [m] | 数据存储器左移一位, 结果放入 ACC | 1 | 无 |
| RL [m] | 数据存储器左移一位, 结果放入数据存储器 | 1 ^注 | 无 |
| RLCA [m] | 带进位将数据存储器左移一位, 结果放入 ACC | 1 | C |
| RLC [m] | 带进位将数据存储器左移一位, 结果放入数据存储器 | 1 ^注 | C |
| 数据传送 | | | |
| MOV A,[m] | 将数据存储器送至 ACC | 1 | 无 |
| MOV [m],A | 将 ACC 送至数据存储器 | 1 ^注 | 无 |
| MOV A, x | 将立即数送至 ACC | 1 | 无 |
| 位运算 | | | |
| CLR [m].i | 清除数据存储器的位 | 1 ^注 | 无 |
| SET [m].i | 置位数据存储器的位 | 1 ^注 | 无 |
| 转移 | | | |
| JMP addr | 无条件跳转 | 2 | 无 |
| SZ [m] | 如果数据存储器为零, 则跳过下一条指令 | 1 ^注 | 无 |
| SZA [m] | 数据存储器送至 ACC, 如果内容为零, 则跳过下一条指令 | 1 ^注 | 无 |
| SNZ [m] | 如果数据存储器不为零, 则跳过下一条指令 | 1 ^注 | 无 |
| SZ [m].i | 如果数据存储器的第 i 位为零, 则跳过下一条指令 | 1 ^注 | 无 |
| SNZ [m].i | 如果数据存储器的第 i 位不为零, 则跳过下一条指令 | 1 ^注 | 无 |
| SIZ [m] | 递增数据存储器, 如果结果为零, 则跳过下一条指令 | 1 ^注 | 无 |
| SDZ [m] | 递减数据存储器, 如果结果为零, 则跳过下一条指令 | 1 ^注 | 无 |
| SIZA [m] | 递增数据存储器, 将结果放入 ACC, 如果结果为零, 则跳过下一条指令 | 1 ^注 | 无 |
| SDZA [m] | 递减数据存储器, 将结果放入 ACC, 如果结果为零, 则跳过下一条指令 | 1 ^注 | 无 |
| CALL addr | 子程序调用 | 2 | 无 |
| RET | 从子程序返回 | 2 | 无 |
| RET A, x | 从子程序返回, 并将立即数放入 ACC | 2 | 无 |
| RETI | 从中断返回 | 2 | 无 |
| 查表 | | | |
| TABRD [m] | 读取特定页的 ROM 内容, 并送至数据存储器 and TBLH | 2 ^注 | 无 |
| TABRDL [m] | 读取最后页的 ROM 内容, 并送至数据存储器 and TBLH | 2 ^注 | 无 |
| ITABRD [m] | 读表指针 TBLP 自加, 读取当前页的 ROM 内容, 并送至数据存储器 and TBLH | 2 ^注 | 无 |
| ITABRDL [m] | 读表指针 TBLP 自加, 读取最后页的 ROM 内容, 并送至数据存储器 and TBLH | 2 ^注 | 无 |
| 其它指令 | | | |
| NOP | 空指令 | 1 | 无 |
| CLR [m] | 清除数据存储器 | 1 ^注 | 无 |
| SET [m] | 置位数据存储器 | 1 ^注 | 无 |

| 助记符 | 说明 | 指令周期 | 影响标志位 |
|-----------|-------------------------|----------------|---------|
| CLR WDT | 清除看门狗定时器 | 1 | TO, PDF |
| SWAP [m] | 交换数据存储器的高低字节, 结果放入数据存储器 | 1 ^注 | 无 |
| SWAPA [m] | 交换数据存储器的高低字节, 结果放入 ACC | 1 | 无 |
| HALT | 进入暂停模式 | 1 | TO, PDF |

- 注: 1. 对跳转指令而言, 如果比较的结果牵涉到跳转即需多达 3 个周期, 如果没有发生跳转, 则只需一个周期。
 2. 任何指令若要改变 PCL 的内容将需要 2 个周期来执行。
 3. 对于“CLR WDT”指令而言, TO 和 PDF 标志位也许会受执行结果影响, “CLR WDT”被执行后, TO 和 PDF 标志位会被清除, 否则 TO 和 PDF 标志位保持不变。

扩展指令集

扩展指令用来提供更大范围的数据存储器寻址。当被存取的数据存储器位于 Sector 0 之外的任何数据存储器 Sector, 扩展指令可直接存取数据存储器而无需使用间接寻址, 此举不仅可节省 Flash 存储器空间的使用, 同时可提高 CPU 执行效率。

| 助记符 | 说明 | 指令周期 | 影响标志位 |
|--------------|-------------------------------------|----------------|----------------------|
| 算术运算 | | | |
| LADD A,[m] | ACC 与数据存储器相加, 结果放入 ACC | 2 | Z, C, AC, OV, SC |
| LADDM A,[m] | ACC 与数据存储器相加, 结果放入数据存储器 | 2 ^注 | Z, C, AC, OV, SC |
| LADC A,[m] | ACC 与数据存储器、进位标志相加, 结果放入 ACC | 2 | Z, C, AC, OV, SC |
| LADCM A,[m] | ACC 与数据存储器、进位标志相加, 结果放入数据存储器 | 2 ^注 | Z, C, AC, OV, SC |
| LSUB A,[m] | ACC 与数据存储器相减, 结果放入 ACC | 2 | Z, C, AC, OV, SC, CZ |
| LSUBM A,[m] | ACC 与数据存储器相减, 结果放入数据存储器 | 2 ^注 | Z, C, AC, OV, SC, CZ |
| LSBC A,[m] | ACC 与数据存储器、进位标志的反相减, 结果放入 ACC | 2 | Z, C, AC, OV, SC, CZ |
| LSBCM A,[m] | ACC 与数据存储器、进位标志相减, 结果放入数据存储器 | 2 ^注 | Z, C, AC, OV, SC, CZ |
| LDA A [m] | 将加法运算中放入 ACC 的值调整为十进制数, 并将结果放入数据存储器 | 2 ^注 | C |
| 逻辑运算 | | | |
| LAND A,[m] | ACC 与数据存储器做“与”运算, 结果放入 ACC | 2 | Z |
| LOR A,[m] | ACC 与数据存储器做“或”运算, 结果放入 ACC | 2 | Z |
| LXOR A,[m] | ACC 与数据存储器做“异或”运算, 结果放入 ACC | 2 | Z |
| LANDM A,[m] | ACC 与数据存储器做“与”运算, 结果放入数据存储器 | 2 ^注 | Z |
| LORM A,[m] | ACC 与数据存储器做“或”运算, 结果放入数据存储器 | 2 ^注 | Z |
| LXORM A,[m] | ACC 与数据存储器做“异或”运算, 结果放入数据存储器 | 2 ^注 | Z |
| LCPL [m] | 对数据存储器取反, 结果放入数据存储器 | 2 ^注 | Z |
| LCPLA [m] | 对数据存储器取反, 结果放入 ACC | 2 | Z |
| 递增和递减 | | | |
| LINCA [m] | 递增数据存储器, 结果放入 ACC | 2 | Z |
| LINC [m] | 递增数据存储器, 结果放入数据存储器 | 2 ^注 | Z |
| LDECA [m] | 递减数据存储器, 结果放入 ACC | 2 | Z |
| LDEC [m] | 递减数据存储器, 结果放入数据存储器 | 2 ^注 | Z |
| 移位 | | | |
| LRRA [m] | 数据存储器右移一位, 结果放入 ACC | 2 | 无 |
| LRR [m] | 数据存储器右移一位, 结果放入数据存储器 | 2 ^注 | 无 |
| LRRCA [m] | 带进位将数据存储器右移一位, 结果放入 ACC | 2 | C |
| LRRC [m] | 带进位将数据存储器右移一位, 结果放入数据存储器 | 2 ^注 | C |
| LRLA [m] | 数据存储器左移一位, 结果放入 ACC | 2 | 无 |
| LRL [m] | 数据存储器左移一位, 结果放入数据存储器 | 2 ^注 | 无 |
| LRLCA [m] | 带进位将数据存储器左移一位, 结果放入 ACC | 2 | C |
| LRLC [m] | 带进位将数据存储器左移一位, 结果放入数据存储器 | 2 ^注 | C |
| 数据传送 | | | |
| LMOV A,[m] | 将数据存储器送至 ACC | 2 | 无 |
| LMOV [m],A | 将 ACC 送至数据存储器 | 2 ^注 | 无 |

| 助记符 | 说明 | 指令周期 | 影响标志位 |
|--------------|--|----------------|-------|
| 位运算 | | | |
| LCLR [m].i | 清除数据存储器的位 | 2 ^注 | 无 |
| LSET [m].i | 置位数据存储器的位 | 2 ^注 | 无 |
| 转移 | | | |
| LSZ [m] | 如果数据存储器为零, 则跳过下一条指令 | 2 ^注 | 无 |
| LSZA [m] | 数据存储器送至 ACC, 如果内容为零, 则跳过下一条指令 | 1 ^注 | 无 |
| LSNZ [m] | 如果数据存储器不为零, 则跳过下一条指令 | 2 ^注 | 无 |
| LSZ [m].i | 如果数据存储器的第 i 位为零, 则跳过下一条指令 | 2 ^注 | 无 |
| LSNZ [m].i | 如果数据存储器的第 i 位不为零, 则跳过下一条指令 | 2 ^注 | 无 |
| LSIZ [m] | 递增数据存储器, 如果结果为零, 则跳过下一条指令 | 2 ^注 | 无 |
| LSDZ [m] | 递减数据存储器, 如果结果为零, 则跳过下一条指令 | 2 ^注 | 无 |
| LSIZA [m] | 递增数据存储器, 将结果放入 ACC, 如果结果为零, 则跳过下一条指令 | 2 ^注 | 无 |
| LSDZA [m] | 递减数据存储器, 将结果放入 ACC, 如果结果为零, 则跳过下一条指令 | 2 ^注 | 无 |
| 查表 | | | |
| LTABRD [m] | 读取当前页的 ROM 内容, 并送至数据存储器 and TBLH | 3 ^注 | 无 |
| LTABRDL [m] | 读取最后页的 ROM 内容, 并送至数据存储器 and TBLH | 3 ^注 | 无 |
| LITABRD [m] | 读表指针 TBLP 自加, 读取当前页的 ROM 内容, 并送至数据存储器 and TBLH | 3 ^注 | 无 |
| LITABRDL [m] | 读表指针 TBLP 自加, 读取最后页的 ROM 内容, 并送至数据存储器 and TBLH | 3 ^注 | 无 |
| 其它指令 | | | |
| LCLR [m] | 清除数据存储器 | 2 ^注 | 无 |
| LSET [m] | 置位数据存储器 | 2 ^注 | 无 |
| LSWAP [m] | 交换数据存储器的高低字节, 结果放入数据存储器 | 2 ^注 | 无 |
| LSWAPA [m] | 交换数据存储器的高低字节, 结果放入 ACC | 2 | 无 |

注: 1. 对扩展跳转指令而言, 如果比较的结果牵涉到跳转即需多达 4 个周期, 如果没有发生跳转, 则只需两个周期。
2. 任何扩展指令若要改变 PCL 的内容将需要 3 个周期来执行。

指令定义

| | |
|--------------------|---|
| ADC A, [m] | Add Data Memory to ACC with Carry |
| 指令说明 | 将指定的数据存储器、累加器内容以及进位标志相加，结果存放到累加器。 |
| 功能表示 | $ACC \leftarrow ACC + [m] + C$ |
| 影响标志位 | OV、Z、AC、C、SC |
| ADCM A, [m] | Add ACC to Data Memory with Carry |
| 指令说明 | 将指定的数据存储器、累加器内容和进位标志位相加，结果存放到指定的数据存储器。 |
| 功能表示 | $[m] \leftarrow ACC + [m] + C$ |
| 影响标志位 | OV、Z、AC、C、SC |
| ADD A, [m] | Add Data Memory to ACC |
| 指令说明 | 将指定的数据存储器和累加器内容相加，结果存放到累加器。 |
| 功能表示 | $ACC \leftarrow ACC + [m]$ |
| 影响标志位 | OV、Z、AC、C、SC |
| ADD A, x | Add immediate data to ACC |
| 指令说明 | 将累加器和立即数相加，结果存放到累加器。 |
| 功能表示 | $ACC \leftarrow ACC + x$ |
| 影响标志位 | OV、Z、AC、C、SC |
| ADDM A, [m] | Add ACC to Data Memory |
| 指令说明 | 将指定的数据存储器和累加器内容相加，结果存放到指定的数据存储器。 |
| 功能表示 | $[m] \leftarrow ACC + [m]$ |
| 影响标志位 | OV、Z、AC、C、SC |
| AND A, [m] | Logical AND Data Memory to ACC |
| 指令说明 | 将累加器中的数据和指定数据存储器内容做逻辑与，结果存放到累加器。 |
| 功能表示 | $ACC \leftarrow ACC \text{ "AND" } [m]$ |
| 影响标志位 | Z |

| | |
|--------------------|---|
| AND A, x | Logical AND immediate data to ACC |
| 指令说明 | 将累加器中的数据和立即数做逻辑与，结果存放到累加器。 |
| 功能表示 | $ACC \leftarrow ACC \text{ “AND” } x$ |
| 影响标志位 | Z |
| | |
| ANDM A, [m] | Logical AND ACC to Data Memory |
| 指令说明 | 将指定数据存储器内容和累加器中的数据做逻辑与，结果存放到数据存储器。 |
| 功能表示 | $[m] \leftarrow ACC \text{ “AND” } [m]$ |
| 影响标志位 | Z |
| | |
| CALL addr | Subroutine call |
| 指令说明 | 无条件地调用指定地址的子程序，此时程序计数器先加 1 获得下一个要执行的指令地址并压入堆栈，接着载入指定地址并从新地址继续执行程序，由于此指令需要额外的运算，所以为一个 2 周期的指令。 |
| 功能表示 | $Stack \leftarrow Program Counter + 1$ $Program Counter \leftarrow addr$ |
| 影响标志位 | 无 |
| | |
| CLR [m] | Clear Data Memory |
| 指令说明 | 将指定数据存储器的内容清零。 |
| 功能表示 | $[m] \leftarrow 00H$ |
| 影响标志位 | 无 |
| | |
| CLR [m].i | Clear bit of Data Memory |
| 指令说明 | 将指定数据存储器的 i 位内容清零。 |
| 功能表示 | $[m].i \leftarrow 0$ |
| 影响标志位 | 无 |
| | |
| CLR WDT | Clear Watchdog Timer |
| 指令说明 | WDT 计数器、暂停标志位 PDF 和看门狗溢出标志位 TO 清零。 |
| 功能表示 | WDT cleared $TO \ \& \ PDF \leftarrow 0$ |
| 影响标志位 | TO、PDF |

| | |
|-----------------|---|
| CPL [m] | Complement Data Memory |
| 指令说明 | 将指定数据存储器中的每一位取逻辑反, 相当于从 1 变 0 或 0 变 1。 |
| 功能表示 | $[m] \leftarrow \overline{[m]}$ |
| 影响标志位 | Z |
| | |
| CPLA [m] | Complement Data Memory with result in ACC |
| 指令说明 | 将指定数据存储器中的每一位取逻辑反, 相当于从 1 变 0 或 0 变 1, 而结果被储存回累加器且数据存储器中的内容不变。 |
| 功能表示 | $ACC \leftarrow \overline{[m]}$ |
| 影响标志位 | Z |
| | |
| DAA [m] | Decimal-Adjust ACC for addition with result in Data Memory |
| 指令说明 | 将累加器中的内容转换为 BCD (二进制转成十进制) 码。如果低四位的值大于“9”或 AC=1, 那么 BCD 调整就执行对原值加“6”, 否则原值保持不变; 如果高四位的值大于“9”或 C=1, 那么 BCD 调整就执行对原值加“6”。BCD 转换实质上是根据累加器和标志位执行 00H, 06H, 60H 或 66H 的加法运算, 结果存放到数据存储器。只有进位标志位 C 受影响, 用来指示原始 BCD 的和是否大于 100, 并可以进行双精度十进制数的加法运算。 |
| 功能表示 | $[m] \leftarrow ACC + 00H$ 或 $[m] \leftarrow ACC + 06H$ 或 $[m] \leftarrow ACC + 60H$ 或 $[m] \leftarrow ACC + 66H$ |
| 影响标志位 | C |
| | |
| DEC [m] | Decrement Data Memory |
| 指令说明 | 将指定数据存储器内容减 1。 |
| 功能表示 | $[m] \leftarrow [m] - 1$ |
| 影响标志位 | Z |
| | |
| DECA [m] | Decrement Data Memory with result in ACC |
| 指令说明 | 将指定数据存储器的内容减 1, 把结果存放回累加器并保持指定数据存储器内容不变。 |
| 功能表示 | $ACC \leftarrow [m] - 1$ |
| 影响标志位 | Z |

| | |
|-------------------|---|
| HALT | Enter power down mode |
| 指令说明 | 此指令终止程序执行并关掉系统时钟，RAM 和寄存器的内容保持原状态，WDT 计数器和分频器被清“0”，暂停标志位 PDF 被置位 1，WDT 溢出标志位 TO 被清 0。 |
| 功能表示 | TO ← 0 PDF ← 1 |
| 影响标志位 | TO、PDF |
| | |
| INC [m] | Increment Data Memory |
| 指令说明 | 将指定数据存储器的内容加 1。 |
| 功能表示 | [m] ← [m] + 1 |
| 影响标志位 | Z |
| | |
| INCA [m] | Increment Data Memory with result in ACC |
| 指令说明 | 将指定数据存储器的内容加 1，结果存放回累加器并保持指定的数据存储器内容不变。 |
| 功能表示 | ACC ← [m] + 1 |
| 影响标志位 | Z |
| | |
| JMP addr | Jump unconditionally |
| 指令说明 | 程序计数器的内容无条件地由被指定的地址取代，程序由新的地址继续执行。当新的地址被加载时，必须插入一个空指令周期，所以此指令为 2 个周期的指令。 |
| 功能表示 | Program Counter ← addr |
| 影响标志位 | 无 |
| | |
| MOV A, [m] | Move Data Memory to ACC |
| 指令说明 | 将指定数据存储器的内容复制到累加器。 |
| 功能表示 | ACC ← [m] |
| 影响标志位 | 无 |
| | |
| MOV A, x | Move immediate data to ACC |
| 指令说明 | 将 8 位立即数载入累加器。 |
| 功能表示 | ACC ← x |
| 影响标志位 | 无 |

| | |
|-------------------|---|
| MOV [m], A | Move ACC to Data Memory |
| 指令说明 | 将累加器的内容复制到指定的数据存储器。 |
| 功能表示 | $[m] \leftarrow ACC$ |
| 影响标志位 | 无 |
| NOP | No operation |
| 指令说明 | 空操作, 接下来顺序执行下一条指令。 |
| 功能表示 | $PC \leftarrow PC + 1$ |
| 影响标志位 | 无 |
| ORA, [m] | Logical OR Data Memory to ACC |
| 指令说明 | 将累加器中的数据和指定的数据存储器内容逻辑或, 结果存放到累加器。 |
| 功能表示 | $ACC \leftarrow ACC \text{ "OR" } [m]$ |
| 影响标志位 | Z |
| ORA, x | Logical OR immediate data to ACC |
| 指令说明 | 将累加器中的数据和立即数逻辑或, 结果存放到累加器。 |
| 功能表示 | $ACC \leftarrow ACC \text{ "OR" } x$ |
| 影响标志位 | Z |
| ORM A, [m] | Logical OR ACC to Data Memory |
| 指令说明 | 将存在指定数据存储器中的数据 and 累加器逻辑或, 结果放到数据存储器。 |
| 功能表示 | $[m] \leftarrow ACC \text{ "OR" } [m]$ |
| 影响标志位 | Z |
| RET | Return from subroutine |
| 指令说明 | 将堆栈寄存器中的程序计数器值恢复, 程序由取回的地址继续执行。 |
| 功能表示 | Program Counter←Stack |
| 影响标志位 | 无 |
| RETA, x | Return from subroutine and load immediate data to ACC |
| 指令说明 | 将堆栈寄存器中的程序计数器值恢复且累加器载入指定的立即数, 程序由取回的地址继续执行。 |
| 功能表示 | Program Counter ← Stack $ACC \leftarrow x$ |
| 影响标志位 | 无 |

| | |
|------------------|---|
| RETI | Return from interrupt |
| 指令说明 | 将堆栈寄存器中的程序计数器值恢复且中断功能通过设置 EMI 位重新使能。EMI 是控制中断使能的主控制位。如果在执行 RETI 指令之前还有中断未被相应，则这个中断将在返回主程序之前被相应。 |
| 功能表示 | Program Counter ← Stack |
| 影响标志位 | EMI ← 1 无 |
| | |
| RL [m] | Rotate Data Memory left |
| 指令说明 | 将指定数据存储器的内容左移 1 位，且第 7 位移到第 0 位。 |
| 功能表示 | [m].(i+1) ← [m].i (i=0~6) [m].0 ← [m].7 |
| 影响标志位 | 无 |
| | |
| RLA [m] | Rotate Data Memory left with result in ACC |
| 指令说明 | 将指定数据存储器的内容左移 1 位，且第 7 位移到第 0 位，结果送到累加器，而指定数据存储器的内容保持不变。 |
| 功能表示 | ACC.(i+1) ← [m].i (i=0~6) ACC.0 ← [m].7 |
| 影响标志位 | 无 |
| | |
| RLC [m] | Rotate Data Memory Left through Carry |
| 指令说明 | 将指定数据存储器的内容连同进位标志左移 1 位，第 7 位取代进位标志且原本的进位标志移到第 0 位。 |
| 功能表示 | [m].(i+1) ← [m].i (i=0~6) [m].0 ← C C ← [m].7 |
| 影响标志位 | C |
| | |
| RLC A [m] | Rotate Data Memory left through Carry with result in ACC |
| 指令说明 | 将指定数据存储器的内容连同进位标志左移 1 位，第 7 位取代进位标志且原本的进位标志移到第 0 位，移位结果送回累加器，但是指定数据寄存器的内容保持不变。 |
| 功能表示 | ACC.(i+1) ← [m].i (i=0~6) ACC.0 ← C C ← [m].7 |
| 影响标志位 | C |

| | |
|-------------------|--|
| RR [m] | Rotate Data Memory right |
| 指令说明 | 将指定数据存储器的内容循环右移 1 位且第 0 位移到第 7 位。 |
| 功能表示 | $[m].i \leftarrow [m].(i+1)$ (i=0~6) $[m].7 \leftarrow [m].0$ |
| 影响标志位 | 无 |
| RRA [m] | Rotate Data Memory right with result in ACC |
| 指令说明 | 将指定数据存储器的内容循环右移 1 位, 第 0 位移到第 7 位, 移位结果存放到累加器, 而指定数据存储器的内容保持不变。 |
| 功能表示 | $ACC.i \leftarrow [m].(i+1)$ (i=0~6) $ACC.7 \leftarrow [m].0$ |
| 影响标志位 | 无 |
| RRC [m] | Rotate Data Memory right through Carry |
| 指令说明 | 将指定数据存储器的内容连同进位标志右移 1 位, 第 0 位取代进位标志且原本的进位标志移到第 7 位。 |
| 功能表示 | $[m].i \leftarrow [m].(i+1)$ (i=0~6) $[m].7 \leftarrow C$ $C \leftarrow [m].0$ |
| 影响标志位 | C |
| RRCA [m] | Rotate Data Memory right through Carry with result in ACC |
| 指令说明 | 将指定数据存储器的内容连同进位标志右移 1 位, 第 0 位取代进位标志且原本的进位标志移到第 7 位, 移位结果送回累加器, 但是指定数据寄存器的内容保持不变。 |
| 功能表示 | $ACC.i \leftarrow [m].(i+1)$ (i=0~6) $ACC.7 \leftarrow C$ $C \leftarrow [m].0$ |
| 影响标志位 | C |
| SBC A, [m] | Subtract Data Memory from ACC with Carry |
| 指令说明 | 将累加器减去指定数据存储器的内容以及进位标志的反, 结果存放到累加器。如果结果为负, C 标志位清除为 0, 反之结果为正或 0, C 标志位设置为 1。 |
| 功能表示 | $ACC \leftarrow ACC - [m] - \bar{C}$ |
| 影响标志位 | OV、Z、AC、C、SC、CZ |

| | |
|--------------------|--|
| SBC A, x | Subtract immediate data from ACC with Carry |
| 指令说明 | 将累加器减去立即数以及进位标志，结果存放到累加器。如果结果为负，C 标志位清除为 0，反之结果为正或 0，C 标志位设置为 1。 |
| 功能表示 | $ACC \leftarrow ACC - [m] - \bar{C}$ |
| 影响标志位 | OV、Z、AC、C、SC、CZ |
| | |
| SBCM A, [m] | Subtract Data Memory from ACC with Carry and result in Data Memory |
| 指令说明 | 将累加器减去指定数据存储器的内容以及进位标志的反，结果存放到数据存储器。如果结果为负，C 标志位清除为 0，反之结果为正或 0，C 标志位设置为 1。 |
| 功能表示 | $[m] \leftarrow ACC - [m] - \bar{C}$ |
| 影响标志位 | OV、Z、AC、C、SC、CZ |
| | |
| SDZ [m] | Skip if Decrement Data Memory is 0 |
| 指令说明 | 将指定的数据存储器的内容减 1，判断是否为 0，若为 0 则跳过下一条指令，由于取得下一个指令时会要求插入一个空指令周期，所以此指令为 2 个周期的指令。如果结果不为 0，则程序继续执行下一条指令。 |
| 功能表示 | $[m] \leftarrow [m] - 1$ ，如果 $[m]=0$ 跳过下一条指令执行 |
| 影响标志位 | 无 |
| | |
| SDZA [m] | Decrement data memory and place result in ACC, skip if 0 |
| 指令说明 | 将指定数据存储器内容减 1，判断是否为 0，如果为 0 则跳过下一条指令，此结果将存放到累加器，但指定数据存储器内容不变。由于取得下一个指令时会要求插入一个空指令周期，所以此指令为 2 个周期的指令。如果结果不为 0，则程序继续执行下一条指令。 |
| 功能表示 | $ACC \leftarrow [m] - 1$ ，如果 $ACC=0$ 跳过下一条指令执行 |
| 影响标志位 | 无 |
| | |
| SET [m] | Set Data Memory |
| 指令说明 | 将指定数据存储器的每一位设置为 1。 |
| 功能表示 | $[m] \leftarrow FFH$ |
| 影响标志位 | 无 |

| | |
|------------------|--|
| SET [m].i | Set bit of Data Memory |
| 指令说明 | 将指定数据存储器的第 i 位置位为 1。 |
| 功能表示 | $[m].i \leftarrow 1$ |
| 影响标志位 | 无 |
| | |
| SIZ [m] | Skip if increment Data Memory is 0 |
| 指令说明 | 将指定的数据存储器的内容加 1, 判断是否为 0, 若为 0 则跳过下一条指令。由于取得下一个指令时会要求插入一个空指令周期, 所以此指令为 2 个周期的指令。如果结果不为 0, 则程序继续执行下一条指令。 |
| 功能表示 | $[m] \leftarrow [m] + 1$, 如果 $[m]=0$ 跳过下一条指令执行 |
| 影响标志位 | 无 |
| | |
| SIZA [m] | Skip if increment Data Memory is zero with result in ACC |
| 指令说明 | 将指定数据存储器的内容加 1, 判断是否为 0, 如果为 0 则跳过下一条指令, 此结果会被存放到累加器, 但是指定数据存储器的内容不变。由于取得下一个指令时会要求插入一个空指令周期, 所以此指令为 2 个周期的指令。如果结果不为 0, 则程序继续执行下一条指令。 |
| 功能表示 | $ACC \leftarrow [m] + 1$, 如果 $ACC=0$ 跳过下一条指令执行 |
| 影响标志位 | 无 |
| | |
| SNZ [m].i | Skip if bit i of Data Memory is not 0 |
| 指令说明 | 判断指定数据存储器的第 i 位, 若不为 0, 则程序跳过下一条指令执行。由于取得下一个指令时会要求插入一个空指令周期, 所以此指令为 2 个周期的指令。如果结果为 0, 则程序继续执行下一条指令。 |
| 功能表示 | 如果 $[m].i \neq 0$, 跳过下一条指令执行 |
| 影响标志位 | 无 |
| | |
| SNZ [m] | Skip if Data Memory is not 0 |
| 指令说明 | 判断指定存储器, 若不为 0, 则程序跳过下一条指令执行。由于取得下一个指令时会要求插入一个空指令周期, 所以此指令为 2 个周期的指令。如果结果为 0, 则程序继续执行下一条指令。 |
| 功能表示 | 如果 $[m] \neq 0$, 跳过下一条指令执行 |
| 影响标志位 | 无 |

| | |
|--------------------|---|
| SUB A, [m] | Subtract Data Memory from ACC |
| 指令说明 | 将累加器的内容减去指定的数据存储器的数据，把结果存放到累加器。如果结果为负，C 标志位清除为 0，反之结果为正或 0，C 标志位设置为 1。 |
| 功能表示 | $ACC \leftarrow ACC - [m]$ |
| 影响标志位 | OV、Z、AC、C、SC、CZ |
| | |
| SUBM A, [m] | Subtract Data Memory from ACC with result in Data Memory |
| 指令说明 | 将累加器的内容减去指定数据存储器的数据，结果存放到指定的数据存储器。如果结果为负，C 标志位清除为 0，反之结果为正或 0，C 标志位设置为 1。 |
| 功能表示 | $[m] \leftarrow ACC - [m]$ |
| 影响标志位 | OV、Z、AC、C、SC、CZ |
| | |
| SUB A, x | Subtract immediate Data from ACC |
| 指令说明 | 将累加器的内容减去立即数，结果存放到累加器。如果结果为负，C 标志位清除为 0，反之结果为正或 0，C 标志位设置为 1。 |
| 功能表示 | $ACC \leftarrow ACC - x$ |
| 影响标志位 | OV、Z、AC、C、SC、CZ |
| | |
| SWAP [m] | Swap nibbles of Data Memory |
| 指令说明 | 将指定数据存储器的低 4 位和高 4 位互相交换。 |
| 功能表示 | $[m].3 \sim [m].0 \leftrightarrow [m].7 \sim [m].4$ |
| 影响标志位 | 无 |
| | |
| SWAPA [m] | Swap nibbles of Data Memory with result in ACC |
| 指令说明 | 将指定数据存储器的低 4 位与高 4 位互相交换，再将结果存放到累加器且指定数据寄存器的数据保持不变。 |
| 功能表示 | $ACC.3 \sim ACC.0 \leftarrow [m].7 \sim [m].4$ $ACC.7 \sim ACC.4 \leftarrow [m].3 \sim [m].0$ |
| 影响标志位 | 无 |
| | |
| SZ [m] | Skip if Data Memory is 0 |
| 指令说明 | 判断指定数据存储器的内容是否为 0，若为 0，则程序跳过下一条指令执行。由于取得下一个指令时会要求插入一个空指令周期，所以此指令为 2 个周期的指令。如果结果不为 0，则程序继续执行下一条指令。 |
| 功能表示 | 如果 $[m]=0$ ，跳过下一条指令执行 |
| 影响标志位 | 无 |

| | |
|---------------------------|---|
| SZA [m] 指令说明 | Skip if Data Memory is 0 with data movement to ACC 将指定数据存储器内容复制到累加器, 并判断指定数据存储器的内容是否为 0, 若为 0 则跳过下一条指令。由于取得下一个指令时会要求插入一个空指令周期, 所以此指令为 2 个周期的指令。如果结果不为 0, 则程序继续执行下一条指令。 |
| 功能表示 | ACC ←[m], 如果 [m]=0, 跳过下一条指令执行 |
| 影响标志位 | 无 |
| SZ [m].i 指令说明 | Skip if bit i of Data Memory is 0 判断指定数据存储器的第 i 位是否为 0, 若为 0, 则跳过下一条指令。由于取得下一个指令时会要求插入一个空指令周期, 所以此指令为 2 个周期的指令。如果结果不为 0, 则程序继续执行下一条指令。 |
| 功能表示 | 如果 [m].i=0, 跳过下一条指令执行 |
| 影响标志位 | 无 |
| TABRD [m] 指令说明 | Read table (specific page) to TBLH and Data Memory 将表格指针 TBHP 和 TBLP 所指的程序代码低字节 (指定页) 移至指定数据存储器且将高字节移至 TBLH。 |
| 功能表示 | [m] ← 程序代码 (低字节) TBLH ← 程序代码 (高字节) |
| 影响标志位 | 无 |
| TABRDL [m] 指令说明 | Read table (last page) to TBLH and Data Memory 将表格指针 TBLP 所指的程序代码低字节 (最后一页) 移至指定数据存储器且将高字节移至 TBLH。 |
| 功能表示 | [m] ← 程序代码 (低字节) TBLH ← 程序代码 (高字节) |
| 影响标志位 | 无 |
| ITABRD [m] 指令说明 | Increment table pointer low byte first and read table to TBLH and data memory 将自加表格指针 TBLP 所指的程序代码低字节 (当前页) 移至指定的数据存储器且将高字节移至 TBLH。 |
| 功能表示 | [m] ← 程序代码 (低字节) TBLH ← 程序代码 (高字节) |
| 影响标志位 | 无 |

| | |
|--------------------|---|
| ITABRDL [m] | Increment table pointer low byte first and read table (last page) to TBLH and data memory |
| 指令说明 | 将自加表格指针 TBLP 所指的程序代码低字节 (最后一页) 移至指定的数据存储器且将高字节移至 TBLH。 |
| 功能表示 | [m] ← 程序代码 (低字节) TBLH ← 程序代码 (高字节) |
| 影响标志位 | 无 |
| XOR A, [m] | Logical XOR Data Memory to ACC |
| 指令说明 | 将累加器的数据和指定的数据存储器内容逻辑异或, 结果存放到累加器。 |
| 功能表示 | ACC ← ACC “XOR” [m] |
| 影响标志位 | Z |
| XORM A, [m] | Logical XOR ACC to Data Memory |
| 指令说明 | 将累加器的数据和指定的数据存储器内容逻辑异或, 结果放到数据存储器。 |
| 功能表示 | [m] ← ACC “XOR” [m] |
| 影响标志位 | Z |
| XOR A, x | Logical XOR immediate data to ACC |
| 指令说明 | 将累加器的数据与立即数逻辑异或, 结果存放到累加器。 |
| 功能表示 | ACC ← ACC “XOR” x |
| 影响标志位 | Z |

扩展指令定义

扩展指令被用来直接存取存储在任何数据存储器 Sector 中的数据。

LADC A, [m] Add Data Memory to ACC with Carry
指令说明 将指定的数据存储器、累加器内容以及进位标志相加，
结果存放到累加器。
功能表示 $ACC \leftarrow ACC + [m] + C$
影响标志位 OV、Z、AC、C、SC

LADCM A, [m] Add ACC to Data Memory with Carry
指令说明 将指定的数据存储器、累加器内容和进位标志位相加，
结果存放到指定的数据存储器。
功能表示 $[m] \leftarrow ACC + [m] + C$
影响标志位 OV、Z、AC、C、SC

LADD A, [m] Add Data Memory to ACC
指令说明 将指定的数据存储器和累加器内容相加，
结果存放到累加器。
功能表示 $ACC \leftarrow ACC + [m]$
影响标志位 OV、Z、AC、C、SC

LADDM A, [m] Add ACC to Data Memory
指令说明 将指定的数据存储器和累加器内容相加，
结果存放到指定的数据存储器。
功能表示 $[m] \leftarrow ACC + [m]$
影响标志位 OV、Z、AC、C、SC

LAND A, [m] Logical AND Data Memory to ACC
指令说明 将累加器中的数据和指定数据存储器内容做逻辑与，
结果存放到累加器。
功能表示 $ACC \leftarrow ACC \text{ “AND” } [m]$
影响标志位 Z

LANDM A, [m] Logical AND ACC to Data Memory
指令说明 将指定数据存储器内容和累加器中的数据做逻辑与，
结果存放到数据存储器。
功能表示 $[m] \leftarrow ACC \text{ “AND” } [m]$
影响标志位 Z

| | |
|-------------------|---|
| LCLR [m] | Clear Data Memory |
| 指令说明 | 将指定数据存储器的内容清零。 |
| 功能表示 | $[m] \leftarrow 00H$ |
| 影响标志位 | 无 |
| | |
| LCLR [m].i | Clear bit of Data Memory |
| 指令说明 | 将指定数据存储器的 i 位内容清零。 |
| 功能表示 | $[m].i \leftarrow 0$ |
| 影响标志位 | 无 |
| | |
| LCPL [m] | Complement Data Memory |
| 指令说明 | 将指定数据存储器中的每一位取逻辑反，相当于从 1 变 0 或 0 变 1。 |
| 功能表示 | $[m] \leftarrow \overline{[m]}$ |
| 影响标志位 | Z |
| | |
| LCPLA [m] | Complement Data Memory with result in ACC |
| 指令说明 | 将指定数据存储器中的每一位取逻辑反，相当于从 1 变 0 或 0 变 1，结果被存放回累加器且数据寄存器的内容保持不变。 |
| 功能表示 | $ACC \leftarrow \overline{[m]}$ |
| 影响标志位 | Z |
| | |
| LDAA [m] | Decimal-Adjust ACC for addition with result in Data Memory |
| 指令说明 | 将累加器中的内容转换为 BCD (二进制转成十进制) 码。如果低四位的值大于“9”或 AC=1，那么 BCD 调整就执行对低四位加“6”，否则低四位保持不变；如果高四位的值大于“9”或 C=1，那么 BCD 调整就执行对高四位加“6”。BCD 转换实质上是根据累加器和标志位执行 00H, 06H, 60H 或 66H 的加法运算，结果存放于数据存储器。只有进位标志位 C 受影响，用来指示原始 BCD 的和是否大于 100，并可以进行双精度十进制数的加法运算。 |
| 功能表示 | $[m] \leftarrow ACC + 00H$ 或 $[m] \leftarrow ACC + 06H$ 或 $[m] \leftarrow ACC + 60H$ 或 $[m] \leftarrow ACC + 66H$ |
| 影响标志位 | C |

| | |
|--------------------|---|
| LDEC [m] | Decrement Data Memory |
| 指令说明 | 将指定数据存储器的内容减 1。 |
| 功能表示 | $[m] \leftarrow [m] - 1$ |
| 影响标志位 | Z |
| LDECA [m] | Decrement Data Memory with result in ACC |
| 指令说明 | 将指定数据存储器的内容减 1, 把结果存放回累加器并保持指定数据存储器的内容不变。 |
| 功能表示 | $ACC \leftarrow [m] - 1$ |
| 影响标志位 | Z |
| LINC [m] | Increment Data Memory |
| 指令说明 | 将指定数据存储器的内容加 1。 |
| 功能表示 | $[m] \leftarrow [m] + 1$ |
| 影响标志位 | Z |
| LINCA [m] | Increment Data Memory with result in ACC |
| 指令说明 | 将指定数据存储器的内容加 1, 结果存放回累加器并保持指定的数据存储器内容不变。 |
| 功能表示 | $ACC \leftarrow [m] + 1$ |
| 影响标志位 | Z |
| LMOV A, [m] | Move Data Memory to ACC |
| 指令说明 | 将指定数据存储器的内容复制到累加器中。 |
| 功能表示 | $ACC \leftarrow [m]$ |
| 影响标志位 | 无 |
| LMOV [m], A | Move ACC to Data Memory |
| 指令说明 | 将累加器的内容复制到指定数据存储器。 |
| 功能表示 | $[m] \leftarrow ACC$ |
| 影响标志位 | 无 |
| LOR A, [m] | Logical OR Data Memory to ACC |
| 指令说明 | 将累加器中的数据和指定的数据存储器内容逻辑或, 结果存放回累加器。 |
| 功能表示 | $ACC \leftarrow ACC \text{ "OR" } [m]$ |
| 影响标志位 | Z |

| | |
|--------------------|---|
| LORM A, [m] | Logical OR ACC to Data Memory |
| 指令说明 | 将存在指定数据存储器中的数据 and 累加器逻辑或, 结果放到数据存储器。 |
| 功能表示 | $[m] \leftarrow \text{ACC} \text{ "OR" } [m]$ |
| 影响标志位 | Z |
| | |
| LRL [m] | Rotate Data Memory left |
| 指令说明 | 将指定数据存储器的内容左移 1 位, 且第 7 位移到第 0 位。 |
| 功能表示 | $[m].(i+1) \leftarrow [m].i \ (i=0\sim6)$ $[m].0 \leftarrow [m].7$ |
| 影响标志位 | 无 |
| | |
| LRLA [m] | Rotate Data Memory left with result in ACC |
| 指令说明 | 将指定数据存储器的内容左移 1 位, 且第 7 位移到第 0 位, 结果送到累加器, 而指定数据存储器的内容保持不变。 |
| 功能表示 | $\text{ACC}.(i+1) \leftarrow [m].i \ (i=0\sim6)$ $\text{ACC}.0 \leftarrow [m].7$ |
| 影响标志位 | 无 |
| | |
| LRLC [m] | Rotate Data Memory Left through Carry |
| 指令说明 | 将指定数据存储器的内容连同进位标志左移 1 位, 第 7 位取代进位标志且原本的进位标志移到第 0 位。 |
| 功能表示 | $[m].(i+1) \leftarrow [m].i \ (i=0\sim6)$ $[m].0 \leftarrow C$ $C \leftarrow [m].7$ |
| 影响标志位 | C |
| | |
| LRLC A [m] | Rotate Data Memory left through Carry with result in ACC |
| 指令说明 | 将指定数据存储器的内容连同进位标志左移 1 位, 第 7 位取代进位标志且原本的进位标志移到第 0 位, 移位结果送回累加器, 但是指定数据寄存器的内容保持不变。 |
| 功能表示 | $\text{ACC}.(i+1) \leftarrow [m].i \ (i=0\sim6)$ $\text{ACC}.0 \leftarrow C$ $C \leftarrow [m].7$ |
| 影响标志位 | C |

| | |
|--------------------|--|
| LRR [m] | Rotate Data Memory right |
| 指令说明 | 将指定数据存储器的内容循环右移 1 位且第 0 位移到第 7 位。 |
| 功能表示 | $[m].i \leftarrow [m].(i+1)$ (i=0~6) $[m].7 \leftarrow [m].0$ |
| 影响标志位 | 无 |
| | |
| LRRA [m] | Rotate Data Memory right with result in ACC |
| 指令说明 | 将指定数据存储器的内容循环右移 1 位, 第 0 位移到第 7 位, 移位结果存放到累加器, 而指定数据存储器的内容保持不变。 |
| 功能表示 | $ACC.i \leftarrow [m].(i+1)$ (i=0~6) $ACC.7 \leftarrow [m].0$ |
| 影响标志位 | 无 |
| | |
| LRRC [m] | Rotate Data Memory right through Carry |
| 指令说明 | 将指定数据存储器的内容连同进位标志右移 1 位, 第 0 位取代进位标志且原本的进位标志移到第 7 位。 |
| 功能表示 | $[m].i \leftarrow [m].(i+1)$ (i=0~6) $[m].7 \leftarrow C$ $C \leftarrow [m].0$ |
| 影响标志位 | C |
| | |
| LRRC A [m] | Rotate Data Memory right through Carry with result in ACC |
| 指令说明 | 将指定数据存储器的内容连同进位标志右移 1 位, 第 0 位取代进位标志且原本的进位标志移到第 7 位, 移位结果送回累加器, 但是指定数据寄存器的内容保持不变。 |
| 功能表示 | $ACC.i \leftarrow [m].(i+1)$ (i=0~6) $ACC.7 \leftarrow C$ $C \leftarrow [m].0$ |
| 影响标志位 | C |
| | |
| LSBC A, [m] | Subtract Data Memory from ACC with Carry |
| 指令说明 | 将累加器减去指定数据存储器的内容以及进位标志的反, 结果存放到累加器。如果结果为负, C 标志位清除为 0, 反之结果为正或 0, C 标志位设置为 1。 |
| 功能表示 | $ACC \leftarrow ACC - [m] - \bar{C}$ |
| 影响标志位 | OV、Z、AC、C、SC、CZ |

| | |
|---------------------|--|
| LSBCM A, [m] | Subtract Data Memory from ACC with Carry and result in Data Memory |
| 指令说明 | 将累加器减去指定数据存储器的内容以及进位标志的反, 结果存放到数据存储器。如果结果为负, C 标志位清除为 0, 反之结果为正或 0, C 标志位设置为 1。 |
| 功能表示 | $[m] \leftarrow ACC - [m] - \bar{C}$ |
| 影响标志位 | OV、Z、AC、C、SC、CZ |
| | |
| LSDZ [m] | Skip if Decrement Data Memory is 0 |
| 指令说明 | 将指定的数据存储器的内容减 1, 判断是否为 0, 若为 0 则跳过下一条指令, 由于取得下一个指令时会要求插入一个空指令周期, 所以此指令为 2 个周期的指令。如果结果不为 0, 则程序继续执行下一条指令。 |
| 功能表示 | $[m] \leftarrow [m] - 1$, 如果 $[m]=0$ 跳过下一条指令执行 |
| 影响标志位 | 无 |
| | |
| LSDZA [m] | Skip if decrement Data Memory is zero with result in ACC |
| 指令说明 | 将指定数据存储器内容减 1, 判断是否为 0, 如果为 0 则跳过下一条指令, 此结果将存放到累加器, 但指定数据存储器内容不变。由于取得下一个指令时会要求插入一个空指令周期, 所以此指令为 2 个周期的指令。如果结果不为 0, 则程序继续执行下一条指令。 |
| 功能表示 | $ACC \leftarrow [m] - 1$, 如果 $ACC=0$ 跳过下一条指令执行 |
| 影响标志位 | 无 |
| | |
| LSET [m] | Set Data Memory |
| 指令说明 | 将指定数据存储器的每一个位置位为 1。 |
| 功能表示 | $[m] \leftarrow FFH$ |
| 影响标志位 | 无 |
| | |
| LSET [m].i | Set bit of Data Memory |
| 指令说明 | 将指定数据存储器的第 i 位置位为 1。 |
| 功能表示 | $[m].i \leftarrow 1$ |
| 影响标志位 | 无 |

| | |
|----------------------------|--|
| LSIZ [m] 指令说明 | Skip if increment Data Memory is 0 将指定的数据存储器的内容加 1, 判断是否为 0, 若为 0 则跳过下一条指令。由于取得下一个指令时会要求插入一个空指令周期, 所以此指令为 2 个周期的指令。如果结果不为 0, 则程序继续执行下一条指令。 |
| 功能表示 | $[m] \leftarrow [m] + 1$, 如果 $[m]=0$ 跳过下一条指令执行 |
| 影响标志位 | 无 |
| LSIZA [m] 指令说明 | Skip if increment Data Memory is zero with result in ACC 将指定数据存储器的内容加 1, 判断是否为 0, 如果为 0 则跳过下一条指令, 此结果会被存放累加器, 但是指定数据存储器内容不变。由于取得下一个指令时会要求插入一个空指令周期, 所以此指令为 2 个周期的指令。如果结果不为 0, 则程序继续执行下一条指令。 |
| 功能表示 | $ACC \leftarrow [m] + 1$, 如果 $ACC=0$ 跳过下一条指令执行 |
| 影响标志位 | 无 |
| LSNZ [m].i 指令说明 | Skip if bit i of Data Memory is not 0 判断指定数据存储器的第 i 位, 若不为 0, 则程序跳过下一条指令执行。由于取得下一个指令时会要求插入一个空指令周期, 所以此指令为 2 个周期的指令。如果结果为 0, 则程序继续执行下一条指令。 |
| 功能表示 | 如果 $[m].i \neq 0$, 跳过下一条指令执行 |
| 影响标志位 | 无 |
| LSNZ [m] 指令说明 | Skip if Data Memory is not 0 判断指定数据存储器, 若不为 0, 则程序跳过下一条指令执行。由于取得下一个指令时会要求插入一个空指令周期, 所以此指令为 2 个周期的指令。如果结果为 0, 则程序继续执行下一条指令。 |
| 功能表示 | 如果 $[m] \neq 0$, 跳过下一条指令执行 |
| 影响标志位 | 无 |
| LSUB A, [m] 指令说明 | Subtract Data Memory from ACC 将累加器的内容减去指定的数据存储器的数据, 把结果存放到累加器。如果结果为负, C 标志位清除为 0, 反之结果为正或 0, C 标志位设置为 1。 |
| 功能表示 | $ACC \leftarrow ACC - [m]$ |
| 影响标志位 | OV、Z、AC、C、SC、CZ |

| | |
|--|--|
| <p>LSUBM A, [m] 指令说明</p> <p>功能表示</p> <p>影响标志位</p> | <p>Subtract Data Memory from ACC with result in Data Memory 将累加器的内容减去指定数据存储器中的数据，结果存放到指定的数据存储器。如果结果为负，C 标志位清除为 0，反之结果为正或 0，C 标志位设置为 1。</p> <p>$[m] \leftarrow ACC - [m]$</p> <p>OV、Z、AC、C、SC、CZ</p> |
| <p>LSWAP [m] 指令说明</p> <p>功能表示</p> <p>影响标志位</p> | <p>Swap nibbles of Data Memory 将指定数据存储器的低 4 位和高 4 位互相交换。</p> <p>$[m].3\sim[m].0 \leftrightarrow [m].7\sim[m].4$</p> <p>无</p> |
| <p>LSWAPA [m] 指令说明</p> <p>功能表示</p> <p>影响标志位</p> | <p>Swap nibbles of Data Memory with result in ACC 将指定数据存储器的低 4 位和高 4 位互相交换，再将结果存放到累加器且指定数据寄存器的数据保持不变。</p> <p>$ACC.3\sim ACC.0 \leftarrow [m].7\sim[m].4$</p> <p>$ACC.7\sim ACC.4 \leftarrow [m].3\sim[m].0$</p> <p>无</p> |
| <p>LSZ [m] 指令说明</p> <p>功能表示</p> <p>影响标志位</p> | <p>Skip if Data Memory is 0 判断指定数据存储器内容是否为 0，若为 0，则程序跳过下一条指令执行。由于取得下一个指令时会要求插入一个空指令周期，所以此指令为 2 个周期的指令。如果结果不为 0，则程序继续执行下一条指令。</p> <p>如果 $[m]=0$，跳过下一条指令执行</p> <p>无</p> |
| <p>LSZA [m] 指令说明</p> <p>功能表示</p> <p>影响标志位</p> | <p>Skip if Data Memory is 0 with data movement to ACC 将指定数据存储器内容复制到累加器，并判断指定数据存储器内容是否为 0，若为 0 则跳过下一条指令。由于取得下一个指令时会要求插入一个空指令周期，所以此指令为 2 个周期的指令。如果结果不为 0，则程序继续执行下一条指令。</p> <p>$ACC \leftarrow [m]$，如果 $[m]=0$，跳过下一条指令执行</p> <p>无</p> |

| | |
|---------------------|--|
| LSZ [m].i | Skip if bit i of Data Memory is 0 |
| 指令说明 | 判断指定数据存储器的第 i 位是否为 0, 若为 0, 则跳过下一条指令。由于取得下一个指令时会要求插入一个空指令周期, 所以此指令为 2 个周期的指令。如果结果不为 0, 则程序继续执行下一条指令。 |
| 功能表示 | 如果 [m].i=0, 跳过下一条指令执行 |
| 影响标志位 | 无 |
| LTABRD [m] | Move the ROM code to TBLH and data memory |
| 指令说明 | 将表格指针 TBLP 所指的程序代码低字节 (当前页) 移至指定数据存储器且将高字节移至 TBLH。 |
| 功能表示 | [m] ← 程序代码 (低字节) TBLH ← 程序代码 (高字节) |
| 影响标志位 | 无 |
| LTABRDL [m] | Read table (last page) to TBLH and Data Memory |
| 指令说明 | 将表格指针 TBLP 所指的程序代码低字节 (最后一页) 移至指定数据存储器且将高字节移至 TBLH。 |
| 功能表示 | [m] ← 程序代码 (低字节) TBLH ← 程序代码 (高字节) |
| 影响标志位 | 无 |
| LITABRD [m] | Increment table pointer low byte first and read table to TBLH and data memory |
| 指令说明 | 将自加表格指针 TBHP 和 TBLP 所指的程序代码低字节移至指定的数据存储器且将高字节移至 TBLH。 |
| 功能表示 | [m] ← 程序代码 (低字节) TBLH ← 程序代码 (高字节) |
| 影响标志位 | 无 |
| LITABRDL [m] | Increment table pointer low byte first and read table (last page) to TBLH and data memory |
| 指令说明 | 将自加表格指针 TBLP 所指的程序代码低字节 (最后一页) 移至指定的数据存储器且将高字节移至 TBLH。 |
| 功能表示 | [m] ← 程序代码 (低字节) TBLH ← 程序代码 (高字节) |
| 影响标志位 | 无 |

| | |
|---------------------|---|
| LXOR A, [m] | Logical XOR Data Memory to ACC |
| 指令说明 | 将累加器的数据和指定的数据存储器内容逻辑异或，结果存放到累加器。 |
| 功能表示 | $ACC \leftarrow ACC \text{ "XOR" } [m]$ |
| 影响标志位 | Z |
| | |
| LXORM A, [m] | Logical XOR ACC to Data Memory |
| 指令说明 | 将累加器的数据和指定的数据存储器内容逻辑异或，结果放到数据存储器。 |
| 功能表示 | $[m] \leftarrow ACC \text{ "XOR" } [m]$ |
| 影响标志位 | Z |


封装信息

请注意，这里提供的封装信息仅作为参考。由于这个信息经常更新，提醒用户咨询 [Holtek 网站](#) 以获取最新版本的[封装信息](#)。

封装信息的相关内容如下所示，点击可链接至 Holtek 网站相关信息页面。

- 封装信息 (包括外形尺寸、包装带和卷轴规格)
- 封装材料信息
- 纸箱信息


48-pin LQFP (7mm×7mm) 外形尺寸



| 符号 | 尺寸 (单位: inch) | | |
|----------|---------------|-----------|-------|
| | 最小值 | 典型值 | 最大值 |
| A | — | 0.354 BSC | — |
| B | — | 0.276 BSC | — |
| C | — | 0.354 BSC | — |
| D | — | 0.276 BSC | — |
| E | — | 0.020 BSC | — |
| F | 0.007 | 0.009 | 0.011 |
| G | 0.053 | 0.055 | 0.057 |
| H | — | — | 0.063 |
| I | 0.002 | — | 0.006 |
| J | 0.018 | 0.024 | 0.030 |
| K | 0.004 | — | 0.008 |
| α | 0° | — | 7° |

| 符号 | 尺寸 (单位: mm) | | |
|----------|-------------|----------|------|
| | 最小值 | 典型值 | 最大值 |
| A | — | 9.00 BSC | — |
| B | — | 7.00 BSC | — |
| C | — | 9.00 BSC | — |
| D | — | 7.00 BSC | — |
| E | — | 0.50 BSC | — |
| F | 0.17 | 0.22 | 0.27 |
| G | 1.35 | 1.40 | 1.45 |
| H | — | — | 1.60 |
| I | 0.05 | — | 0.15 |
| J | 0.45 | 0.60 | 0.75 |
| K | 0.09 | — | 0.20 |
| α | 0° | — | 7° |

64-pin LQFP (7mm×7mm) 外形尺寸



| 符号 | 尺寸 (单位: inch) | | |
|----|---------------|-----------|-------|
| | 最小值 | 典型值 | 最大值 |
| A | — | 0.354 BSC | — |
| B | — | 0.276 BSC | — |
| C | — | 0.354 BSC | — |
| D | — | 0.276 BSC | — |
| E | — | 0.016 BSC | — |
| F | 0.005 | 0.007 | 0.009 |
| G | 0.053 | 0.055 | 0.057 |
| H | — | — | 0.063 |
| I | 0.002 | — | 0.006 |
| J | 0.018 | 0.024 | 0.030 |
| K | 0.004 | — | 0.008 |
| α | 0° | — | 7° |

| 符号 | 尺寸 (单位: mm) | | |
|----|-------------|----------|------|
| | 最小值 | 典型值 | 最大值 |
| A | — | 9.00 BSC | — |
| B | — | 7.00 BSC | — |
| C | — | 9.00 BSC | — |
| D | — | 7.00 BSC | — |
| E | — | 0.40 BSC | — |
| F | 0.13 | 0.18 | 0.23 |
| G | 1.35 | 1.40 | 1.45 |
| H | — | — | 1.60 |
| I | 0.05 | — | 0.15 |
| J | 0.45 | 0.60 | 0.75 |
| K | 0.09 | — | 0.20 |
| α | 0° | — | 7° |

Copyright© 2019 by HOLTEK SEMICONDUCTOR INC.

使用指南中所出现的信息在出版当时相信是正确的，然而 **Holtek** 对于说明书的使用不负任何责任。文中提到的应用目的仅仅是用来做说明，**Holtek** 不保证或表示这些没有进一步修改的应用将是适当的，也不推荐它的产品使用在会由于故障或其它原因可能会对人身造成危害的地方。**Holtek** 产品不授权用于救生、维生从机或系统中做为关键从机。**Holtek** 拥有不事先通知而修改产品的权利，对于最新的信息，请参考我们的网址 <http://www.holtek.com/zh/>。

X-ON Electronics

Largest Supplier of Electrical and Electronic Components

Click to view similar products for [32-bit Microcontrollers - MCU category](#):

Click to view products by [Holtek manufacturer](#):

Other Similar products are found below :

[MCF51AC256AVFUE](#) [MCF51AC256BCFUE](#) [MCF51AC256BVFUE](#) [MB91F464AAPMC-GSE2](#) [R5S726B0D216FP#V0](#) [MB91F248PFV-GE1](#) [MB91243PFV-GS-136E1](#) [SAK-TC1782F-320F180HR BA](#) [TC364DP64F300WAAKXUMA1](#) [R5F566NNDDFP#30](#)
[R5F566NNDDFC#30](#) [R5F566NNDDBD#20](#) [MC96F8216ADBN](#) [A96G181HDN](#) [A96G140KNN](#) [A96G174FDN](#) [A31G213CL2N](#)
[A96G148KNN](#) [A96G174AEN](#) [AC33M3064TLBN-01](#) [V3s](#) [T3](#) [A40i-H](#) [V526](#) [A83T](#) [R11](#) [V851s](#) [A133](#) [V833](#) [F1C100S](#) [T3L](#) [T507](#) [A33](#)
[A63](#) [T113-i](#) [H616](#) [V853](#) [V533](#) [R16-J](#) [V536-H](#) [A64-H](#) [V831](#) [V3LP](#) [T113-S3](#) [F1C200S](#) [F133-A](#) [R128-S2](#) [D1-H](#) [ADUCM360BCPZ128-TR](#)
[APT32S003F8PT](#)